Цифровой коррелятор Советский патент 1986 года по МПК G06F17/15 

Изобретение относится к технике цифровой обработки информации. При цифровой обработке детермини рованных сигналов функцией цифрового коррелятора является вычисление корреляции (скалярного произведения между массивами отсчетов входного сигнала (шума или смеси полезного сигнала и шума) и опорного колебани совпадающего по форме с полезным сигналом. Точная реализация указанной функции как во временной, так и в частотной областях требует выполнения, в частности, значительного числа операций умножения, что приво дит к большим аппаратным затратам на реализацию коррелятора, которые могут быть существенно снижены при применении жесткого ограничения (клиппиррвания) отсчетов входного сигнала или опорного колебания. Цель изобретения - увеличение по мехоустойчивости за счет повышения выходного отношения сигнал/шум. На чертеже изображена структурна схема коррелятора. Коррелятор содержит первый блок 1 памяти, второй блок 2 памяти, тре тий блок 3 памяти, первый ключ 4. Блок синхронизации содержит первый и второй счетчики 5 и 6 соответст венно, первый, второй и третий 7-9 элементы И соответственно, регистр 10, элемент НЕ .11, делитель 12 част ты, генератор 13 тактовых импульсов Кроме того, в коррелятор входят эле мент 14 неравнозначности, сумматор 15, регистр 16, второй ключ 17, информационный вход 18, выход 19. Оценку отсчета дискретной функци взаимной корреляции между массивом отсчетов наблюдаемой смеси У/у полез ного сигнала и шума и отсчетов S, полезного сигнала можно определить :соотношением где индекс i определяет, что отсчет взят из соответствующего сигнала (или смеси) в момент времени tj i-ut (или (i - 1)ut), ut }П uF, &F - ширина полосы входной смеси; N 2дР-Т; Т - длительность сигнала S(t). Цифровой коррелятор дополнительн исключает из накопления (суммирования по i) выборки У|.м+ь при тех ин 01 дексах i, при которых выборки Sj П, чем обеспечивается повьш1ение выходного отношения сигнал/шум. Это реализуется при следукя(ей динамике работы коррелятора, однозначно определяемой блоками 5-13. В п-й момент времени в определенную ячейку блока 1 записывается выборка У (к этому моменту в блоке 1 также хранятся N - 1 предшествующих выбброк У,., , У. -. У м., ) Один цикл работы корре Гл - N 1 лятора, в течение которого вычисляется одна выборка Z, реализуется за время f &t (т.е. до момента прихода очередной выборки У на вход коррелятора). За время Т осуществляется поочередное считывание кодов из ячеек блока 1 и синхронное с ним считывание кодов из соответствующих ячеек блоков 2 и 3. Цифровой коррелятор работает следующим образом. На вход 18 поступают выборки смеси обрабатываемого полезного сигнала и щума. В блоке 1 памяти хранятся N п-разрядных слов, являющихся временными выборками наблюдаемого сигнала. В каждом 1-:й ячейке блока 2 (i от О до N - 1) хранится код знака i-ro временного отсчета опорного колебания полезного сигнала, а в i-й ячейке блока 3 - информация о факте превьш1ения i-M отсчетом полезного сигнала значения порога П. Если i-й (т.е. взятьй в момент времени t. „ „ -, где дР-- ширина полосы наблюдаемого сигнала) отсчет положителен (отрицателен), то в i-ю ячейку блока 3 предварительно записьшается, например, код О (соответственно 1). Если указанный отсчет при этом по абсолютной величине превосходит (не превосходит) порог П, то в i-ю ячейку блока 3 предварительно записывается код 1 (соответственно О) . Ключ 4. осуществляет пропускание без искажений отсчета, подаваемого на его информационный вход, при условии подачи на его управляюпдай вход сигнала 1, и указанный отсчет не пропускает (т.е. выдает сигнал О) при подаче на управляющий вход сигнала О. Блоки 14-16 реализуют функцию накапливающего сумматора, причем в них реализуется сложение (вычитание) очередного слова, поступающего на 2-й информационный вход элемента 14 с выхода ключа 4, с величиной суммы хранящейся в регистре 16, при подаче на 1-й информационный вход элемента 14 с выхода блока 2 сигнала О (соответственно 1). Элемент 14 осуществляет преобразование слова, поступакнцего на его 2-й вход в прямом коде, в обратный код (т.е. заменяет все О на 1 и наоборот) при подаче на его 1-й.вход QT блока 2 сигнала 1 и пропускает указанное слово без изменений при подаче на его 1-й вход сигнала О, В сумматоре 15 осуществляется сложение слов, поступающих с выходов регистра 16 и элемента 14 и сигнала (кода) О или 1, поступающего от блока 2. Таким образом, блоки 14-16 реали- 20 зуют либо сложение очередного входно го слова в прямом коде с результатом хранящимся в регистре, либо сложение очередного входного слова в обратном коде с единицей и с результатом, хранящимся в регистре. Первая из ситуаций эквивалентна операции сложения и реализуется при подаче на 1-й вход элемента 14 с выхода блока 2 сигнала О, а вторая - операции вычитания и реализуется при подаче на 1-й вход блока 14 сигнала 1. Указанная функция накапливающего суммирования (вычитания) реашизуется до тех пор, пока на управляющий вход регистра 16 (и 4) не приходит сигнал 1 от счетчика 5 и делителя 12, обнуляющий состояние регистра и разрешающий пропускание хранящегося в нем на этот момент времени кода на информационный вход ключа 17. Блок синхронизации работает следующим образом. Генератор 13 осуществляет генера.цию прямоугольных импульсов с частотой следования (1 + N)fj, где f :Частота дискретизации наблюдаемого сигнала в аналого-цифровом преобразователе, не входящем в .состав коррелятора. В исходном состоянии счетчики 5 и 6 хранят код N - 1 и при поступлении на их входы последовательности импульсов, изменяют этот код следующим образом: N - 2, N - 3,..., 1j О, N - 1, ..., и т.д. При генерации первых N импульсов на выходе делителя частоты (в N 1 раз) имеют сигнал О. Это обеспечивает наряду 014 с включением элементов 7-9 прохождение этих импульсов на входы обоих счетчиков 5 и 6, что, в свою очередь, обеспечивает последовательный синхронный опрос ячеек блоков 1-3. При генерации N + 1-го импульса на выходе делителя имеют сигнал 1, управлякщий сбросом регистра 16, считыванием из него отсчета выходного сигнала коррелятора, взятием очередной выборки сигнала и переводом блока 1 в режим записи этой выборки, причем эта выборка записывается в соответствии с состоянием счетчиков 5 я 6 в ячейку блока 1 (последний N + 1-й импульс на входы счетчиков 5 и 6 не поступает благодаря включению элементов 7-9). Далее при генерации следукшщх N импульсов осуществляется синхронный опрос всех блоков 1-3 памяти, но при этом, в отличие оц предьщущего цикла работы, изменение адресов опроса блока 1 следуняцее: О, N - 1, N - 2 и т.д. Первый из .опрашиваемых адресов блока 1 именно О, поскольку первый импульс данной серии на вход счетчика 5 не поступает в связи с тем, что полученный по N + 1-му импульсу сигнал 1 на выходе делителя 12 после преобразования его элементом НЕ 11 задержан на один период следования импульсов генератора 13 в регистре 10. Далее N + 1-й импульс во второй серии обеспечивает реализацию тех же функций, что и N + 1-й в первой серии, но при этом очередная входная выборка записывается в 1-ю ячейку блока 1. Таким образом, в блоках 14-16 складываются не все значения, хранящиеся в блоке 1, а лишь те,.которые соответствуют временным отсчетам по лезного сигнала, превьш1ающим порогJI, При этом непосредственно оценка корреляции вычисляется блоками 4, 14, 15, 16, а остальные элементы осуществляют хранение информации (блоки 1, 2, 3) и управление работой коррелято.ра (блоки 5-13) . После окончания опроса всех N чеек каждого ОЗУ в регистре 16 храится результат накопления, являюийся приближением к Z, определеньм соотношением (1), т.е. являюийся ОЦЕНКОЙ взаимной корреляции ежду входной смесью и опорным сигалом. Данный результат считывается а выход коррелятора путем открывания второго ключа 17 по сигналу от делителя 12. По этому же сигналу реализуется сброс содержимого регистра 16, чем обеспечивается готовность коррелятора к. повторению процедуры вычисления корреляции после прихода очередной входной выборки

h4i

В момент прихода этой выборки

повторяется указанная процедура, в результате чего через время f в регистре 16 формируется отсчет Z, . Указанные циклы работы реализуются в течение всего периода включения коррелятора.

Формула изобретения

1. Цифровой коррелятор, содержащий с первого по третий блоки памяти, сумматор, регистр и блок синхронизации, информационный вход первого блока памяти является одноименным входом коррелятора, выход регистра соединен с первым входом сумматора, выход которого соединен с информационным входом регистра, отличающийся тем, что, с целью увеличения помехоустойчивости за счет повышения выходного отношения сигнал/шум, в него введены первый и второй КЛЮЧИ и элемент неравнозначности, выход которого соединен с вторым входом сумматора, адресные входы первого блока памяти соединены с первым выходом блока синхронизации, адресные входы второго и третьего блоков памяти соединены с вторым выходом блока синхронизации, выход первого блока памяти соединен с информационным входом первого ключа, управляющий вход которого соединен с выходом третьего блока памяти, вход записи-считывания первого блока

памяти, управляющие входы регистра и второго ключа соединены с третьим выходом блока синхронизации, выход второго блока памяти соединен с третьим входом сумматора и с первым

информационным входом элемента неравнозначности, второй информационный вход которого соединен с выходом первого ключа, выход регистра соединен с информационным входом второго

ключа, выход которого является выходом коррелятора.

2. Коррелятор по п. 1, отличающийся тем, что блок.синхронизации содержит генератор тактовых импульсов, делитель частоты, с первого по третий элементы И, регистр, элемент НЕ, первый и второй счетчики, вьрсоды которых являются соответственно первьм и вторым выходами блока, выход генератора тактовых импульсов соединен с первыми входами первого и второго элементов И, с управляющим входом регистра и входом делителя частоты, выход которого соединен через элемент НЕ с информационнъм входом регистра, с вторым входом первого элемента И, с первым входом третьего элемента И и является третьим выходом блока, выход регистра соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом второго элемента И, выходы первого и второго.элементов И соединены с информационнь1ми входами первого и ВТОРОГО счетчика соответственно.

Изобретение относится к технике цифровой обработки информации и может быть использовано при создании устройств ЦИ4ФОВОЙ обработки детермин11рованных сигналов на фоне шума. 8М Цель изобретения - увеличение помехоустойчивости за счет повышения выходного отношения сигнал/шум цифрового коррелятора. Цель изобретения достигается за счет введения двух ключей, элемента неравнозначности, а блок синхронизации имеет сложную структуру. Введение новых блоков позволяет также существенно снизить аппаратурные затраты за счет применения жесткого ограничения (клиппи- . рования) отсчетов входного сигнала или опорного колебания. 1 з.п. ф-лы, 1 ил. (Л