Счетчик Советский патент 1986 года по МПК H03K23/00 

Изобретение относится к цифровой технике и может быть использовано припостроении быстрых пересчетных схем многофункционального назначения, обладающих простой регулярной структурой. .Цель изобретения - расширение функциональных возможностей устройства. На чертеже изображена структурна схема 3-х разрядного счетчика. Калдчый счетчик содержит Т-триггер 1 и D -триггер 2. Выход Т-триггера 1 соединен с D-входом D -триггера 2 данного разряда. Устройство имеет блок 3 управления, ячейку дешифратора 4 и элемент ИЛИ 5, Вход блока 3 управления соединен с шиной управления, а выход - с V-входом Т-триггера первого разряда, тактовы входы всех Б.-триггеров и Т-триггера первого разряда соединены с шиной 7 тактовых импульсов (ТИ), Входы ячейки дешифратора соединены с выходами D -триггеров, а выход соединен с первым входом элемента ИЛИ второй вход которого соединен с шиной 8 сброса, а выход - с входами установки триггеров в исходное состояние. Работа устройства поясняется на примере четырехразрядного счетчика. Приведена таблица состояния триггеров в режимах счета и преобразования. Перед началом работы все триг.г,еры сбрасываются в нуль. Каждый из Т-триггеров срабатьшает по переднему фронту припереходе входного сиг нала с низким (нулевым) уровнем в высокий (единица) уровень и делит число поступаюш;их на его счетный вход импульсов на 2. D -триггеры осуществляют сдвиг на такт, на прямом выходе при приходе единицы тактового импульса (ТИ) устанавливаются в состояние D-входа к приходу следующего ТИ и -выдают на выходе параллельный код без накопле ния разрядных задержек. Блок 3 управления, который может быть выполнен в виде одновибратора или регистра, при приходе на шину 6 сигнала управления выдает на V-вход Т-триггера первого разряда сигнал запрета, который держится столько 2 времени, сколько требуется для пропуска по шине 7 числа импульсов, равного числу разрядов счетчика. Как видно из таблицы, в режиме счета классический двоичный код 1, 2, 4, 8... оказывается искаженным и для его восстановления требуется притормозить Т-триггер первого разряда, а по шине тактовых импульсов пропустить дополнительное число импульсов, равное числу разрядов счетчика. Тогда в режиме преобразования, если, например, число сосчитанных импульсов было 4, 7, 15, 16 (колонка строки) и после каясдого из них на вход V Т-триггера первого разряда подать сигнал запрета, а по шине тактовых импульсов дополнительно пропустить число импульсов, равное числу разрядов (колонка Дополнительные ТИ), то на выходе триггеров получим классический код I, 2, 4, В, пригодный для арифметической обработки (колонка Режим преобразования, строки 4-4, 7-4, 15-4, 16-4). Формула изобретения Счетчик, содержащий N последовательно соединенных разрядов, каждый из которых состоит из одного Т- и одного D -триггеров, прямой выход Т-триггера соединен с D-входом триггера собственного разряца а тактовыё входы D -триггеров и Т-триггера первого разряда соединены с шиной тактовых импульсов, отличающийся тем, что, с целью расширения функциональных возможностей, введены элемент ИЛИ, ячейка дешифратора и блок управления, вход которого соединен с. входом управления, а выход соединен с V-входом Т-триггера первого разряда, первый вход элемента ИЛИ соединен с выходом ячейки дешифратора, а второй вход - с шиной сброса, выход злемен-г , та ИЛИ соединен с установочными вхо- дами всех триггеров, входы ячейки xt дешифратора соединены с прямыми выходами D -триггеров, инверсный выход каждого Ь -триггера соединен с тактовым входом Т-триггера последующего разряда.

Изобретение относится к цифровой технике. Может быть использовано при построении быстрых пересчетных схем многофункционального назначения, обладающих простой регулярной структурой. Целью изобретения является расширение функциональных возможностей устройства. В устройство, содержащее N разрядов (З), каждый из которых состоит из одного Т-триггера 1 и D, -триггера 2, а также шину 7 тактовых импульсов, для достижения цели введены элемент ИЛИ 5, ячейка дешифратора 4, блок 3 управления, шина 8 сброса. В материалах изобретения приводится таблица состояния триггеров в режимах счета и преобразования. I ил. 1 табл. с в