ТТЛ-вентиль Советский патент 1987 года по МПК H03K19/08 

1 13 Изобретение относится к импульсной технике и может быть использовано при построении выходных каскадов различных цифровых ИС,

Целью изобретения является повыше- кие быстродействия путем снижения межкаскадных задержек распространения

сигнала.

На чертеже представлена принципиальная электрическая схема ТТЛ-вентиля.

ТТЛ-вентиль включает выходной каскад, содержащий эмиттерный повторитель, включающий первый 1 и второй 2 резисторы и первый 3 и второй 4 транзисторы, коллекторы которых подклю- чены к первому выводу первого резистора 1, второй вывод которого подключен к шине 5 питания, эмиттер первого транзистора 3 подключен к базе второго транзистора Дик первому выводу второго резистора 2, второй вывод которого подключен к эмиттеру второго .транзистора 4, являющемуся выходом 6 устройства, а также выходной транзистор 7, коллектор и эмиттер которого подключены соответственно к .выходу 6 и общей шине 8,фазорасщепитель 1ный каскад, включающий фазорасщепит тельный транзистор 9, эмиттер и кол- лектор которого подключены соответственно к базам выходного транзистора 7 выходного каскада.и первого транзистора 3 эмиттерного повторителя, а также резистор 10, первый и второй выводы которого подключены соответственно к шине 5 питания и коллектору фазорасщепительного транзистора 9, входной каскад, включающий первый - третий резисторы 11-13 и первый транзистор 14, коллектор которого подключен к шине 5 питания, база является входом 15 устройства, а эмиттер связан с первым выводом первого резистора 11, а также транзисторы с , второго 16 по восьмой 22, четвертый резистор 23 и диодную строчку 24, в которой анод каждого последующего диода подключен к катоду предьщущего, анод первого диода подключен к второму выводу третьего резистора 12 и базе восьмого транзистора 22, второй вывод и коллектор которых подключены соответственно к шине 5 питания, а эмиттер подключен к первому выводу четвертого резистора 23, второй вывод которого подключен к об- лцей-шине 8, катод последнего диода диодной строчки 24 подключен к объе

5 0 .. ,

5

0

1052

диненным базе и коллектору третьего 17 и базе второго 16 транзисторов, эмиттеры которых подключены к общей шине 8, коллектор второго транзисто- р а 16 подключен к второму выводу первого резистора 11, первый и второй выводы третьего резистора 13 подключены соответственно к эмиттеру первого транзистора 14 и объединенным базе и коллектору четвертого транзистора 18, эмиттер которого подключен к объединенным базе и коллектору пятого 19 и базе шестого 20 транзисторов, эмиттеры которых подключены к общей шине 8, а коллектор последнего подключен к базе восьмого транзистора 22, коллектор, база и эмиттер седьмого транзистора 21 подключены соответственно к шине 5 питания, аноду последнего диода диодной строчки 24 и коллектору второго транзистора 16, первый элемент ускорения, включающий транзистор 25, емкостной 26 и фиксирующий 27 элементы, выполненные соответственно на транзисторе и резисторе, соответственно база и второй вывод которых подключен к базе транзистора 25, коллектор и эмиттер которого подключены соответственно к объединенным базе выходного транзистора 7 выходного каскада и первому выводу резистора 26 и общей шине 8, а объединенные коллектор и эмиттер транзистора 27 подключены к эмиттеру восьмого транзистора 22 выходного каскада, второй элемент ус- корения, включающий транзистор 28 и фиксирующий 29 и емкостный 30 элементы, вьтолненные соответственно на диоде и транзисторе, соответственно катод и база которых подключены к базе транзистора 28, коллектор и эмиттер которого подключены соответствен- ,но к шине 5 питания и базе фазорасщепительного транзистора 9 фазорасщепительного каскада, а анод и объединенные коллектор и эмиттер подключены соответственно к аноду последнего диода диодной строчки 24 входного каскада и эмиттеру первого транзистора 14 ВХОДНОГО каскада, первый элемент ограничения насьпцения, включающий транзистор 31, эмиттер и кол- лектор которого подключены соответственно к коллектору и базе выходного транзистора 7 выходного каскада, а также первый 32 и второй 33 резисторы, первые выводы которых подключены

к базе транзистора 31, а вторые - соответственно к аноду и катоду последнего диода диодной строчки 24 входного каскада, второй элемент ограничения насыщения, включающий транзистор 34, эмиттер и коллектор которого подключены соответственно к коллектору. и базе фазорасщепительного транзистора 9 фазорасщепительного каскада, а также резистор 35, второй и первый выводы которого подключены соответственно к объединенным базе транзистора 34 и первому выводу резистора 11 входного каскада и к эмиттеру первого тр1анзистора 14 входного каскада.

Устройство работает следующим образом.

В состоянии 1 на входе 15 выходной 7 и фазорасщепительный 9 транзисторы открыты, но не.входят в насыще- вне за счет фиксации потенциалов их коллекторов первым и вторым элементами 33 и 34 ограничения насьпцения. Таким образом, шунтирующими элементами фиксируется и потенциал О на выходе 6. В случае использования диодов Шот- тки выходной уровень О равен

вы. 5,7 - Uд, ,

и и .S.il R

где Ug, , U. - падения напряжения на открытых эмиттером переходе выходно го транзистора 7 и шунтирующем его дио- де Шоттки. В случае использования шунтирующих

транзисторов выходной О фиксируется

на уровне

,г -„ где Rij R э величины сопротивлений резисторов 32 и 33,

Од24 падение напряжения

на открытом диоде диодной строчки 24. Аналогично с помощью делителя на резисторах 35 и 13 задается смещение на базу транзистора 34, шунтирующего фазорасщепительный транзистор 9. Транзисторы 3 и 4 выходного эмиттерного повторителя заперты. Выходной 7 и фазо расщепительный 9 транзисторы на- ходятся в нормальном активном режиме с малыми токами базы

1В7

. Is9

W

(здесь и далее 1, , I,- , I.: - токи базы, эмиттера и коллектора i-ro транзистора).

Токи, задаваемые схемой в базы этих транзисторов и определяемые выбором величин резисторов R,o, R,, , много больше, чем упомянутые токи базы .

8. ST.

5 )

К

И протекают через шунтирующие элементы (диоды Шоттки или шунтирующие, транзисторы 31 п 34, в последнем случае вместо R,, при определении Igj, учитывается сумма R,, + R В обычном ТТЛ-вентиле статический ток стандартной Q-ячейки (функции которой здесь, выполняет первый элемент ускорения) определяет время выхода из насыщения выходного транзистора 7 и поэтому задается достаточно большим. В предлагаемом устройстве время выхода из насьпцения определяет импульсный ускоряющий ток, который . много больше статического. Последний в этом случае задается минимальным по величине

- Б 15

1.„ вК 7

путем соответствующего задания минимальной площади эмиттера транзистора 25 и увеличения номинала резистора R26 Во входном каскаде включено второе токовое зеркало (транзисторы 19 и 20), ток в котором определяется величиной R,, . Ток коллектора транзистора 20 за счет падения напряжения на резисторе 12 формирует низкий логический уровень на входах эмиттерного повторителя на транзисторе 22 и диодной строчки 24 и, соответственно, запирает первое токовое зеркало (транзисторы 16 и 17). Соответственно, Хщб О, и ток Ig, . не ответвляется в коллектор транзистора 16. I

В состоянии о на входе 15 транзисторы 7 и 9 заперты и высокий потенциал коллектора фазорасщепительного транзистора 9, примерно равный напряжению источника питания по шине 5, с помощью выходного эмиттерного повторителя задает выходной уровень

11 4 tl

on

- (и

6ЭЭ

+ U,,J

низким входным уровнем второе токовое зеркало выключено, ток I«.jo 0 не создает запирающего напряжения на входе первого токового зеркапа, которое включено, и величина тока в нем задается номиналом R, С выхода этого токового зеркала ток почти полностью протекает в фиксирующий транзистор 21,

В динамическом режиме при переключении из состояния 1 в О на входе

1 за счет раннего запуска успевает достичь большой амплитуды к моменту переключения ускоряемого выходного транзистора. При спаде импульса

15 вентиля выключаются фазорасщепи- транзистор 25 успевает тельный 9 и выходной / транзисторы. ,5 g,p выключиться за счет перезаря- Инерционность их переключения связана, в основном, с большим логическим переходом в их коллекторных цепях (uU-.. ЗВ). Ввиду большого логичесг А.

да .его базовой цепи через тот же резистор 26, не приводя к затягиванию фронта нарастания импульса в коллекторе фазорасщепительного транзисто- кого перехода данные цепи оказывают 0 ра 9 и, соответственно, через выходной эмиттерный повторитель - на выходе 6 вентиля.

При переключении из состояния О

I

влияний (через проходные емкости Миллера) на инерционность цепей базы, по которым идет управление этими транзисторами. Во входном каскаде быстродействие переключения первого 25 в 1 на входе 15 вентиля происходит и второго токовых зеркал гораздо вы- включение фазорасщепительного 9 и выше: при их управлении практически ходного 7 транзисторов. Включение отсутствует влияние проходных емкое- происходит тем быстрее, чем больше тей Миллера, а также площади и емкое- по величине задается ток включения, ти их транзисторов существенно мень- зо втекающий в базы этих транзисторов. ше чем в фазорасщепительном и выход- Увеличение тока, втекающего в базу ном. При отрицательном фронте импульса на входе 15 вентиля второе токовое зеркайо выключается, соответственно.

фазорасщепительного транзистора 9 (), происходит за счет выключения первого токового зеркала: с выхода эмиттерного повторителя на транзисторе 1 4 весь ток поступает в базу фазорасщепительного, не ответвляясь в выходной транзистор токового зерка- -щб Кроме того, при положина входах первого токового зеркала и эмиттерного повторителя на транзисторе 22 формируется положительньй фронт, да пульса. При этом включается первое токовое зеркало и ускоряет выключение фазорасщепительного транзистора- Q тельном фронте импульса на входе 15 оно задает ток (Тц,,), вытекающий через эмиттерный повторитель включа о

из его базы. Аналогичный ток (Хщу), ется второй элемент ускорения. Рабо- вытекающий из базы выходного транзис- та его аналогична работе первого. Ус- тора и ускоряющий его выключение, за- коряющий ток включенного через ем- Дается первым элементом ускорения. костный элемент 30 транзистора 28 из Положительный фронт импульса передается запускающим эмиттерным повторителем ка транзисторе 22 через емкость на транзисторе 27 на базу транзистора 25. Благодаря емкостной связи ус- о коряющий ток в транзисторе 25 протекает имттульсно. Величина импульса

его эмиттера втекает в базы фазорасщепительного транзистора. Ток эмиттера фазорасщепительного транзистора Ij служит током включения выходного транзистора. С увеличением тока включения Ig фазорасщепительныйтрантока определяется логическим

зистор усиливает и ток 1 ,. ускоряя тем самым включение входного транзисперепадом и крутизной фронта на входе тора,. При наличии первого элейента, .запускающего эмиттерного повторителя, гг ускорения, потребляющего малый iта-. величиной емкости связи и ограничи- тнческий ток - э весь ток вается сопротивлением тела коллектора Ig, поступает в базу выходного тран- тра.нзистора 25. Резистор 26 в качест-г зистора. В обьиных ТТЛ в эмиттере не элемента фиксации, задающего по- фазорасщепительного транзистора сто

тора 25 в. статическом состоянии, предшествующем его импульсному включению, задает нормальньм активный 5 режим его работы с малым статическим током. За счет этого при его включении не происходит потерь времени на перевод его из выключенного состояния во включенное. Импульс тока

O

1 за счет раннего запуска успевает достичь большой амплитуды к моменту переключения ускоряемого выходного транзистора. При спаде импульса

транзистор 25 успевает 5 g,p выключиться за счет перезаря-

ной эмиттерный повторитель - на выходе 6 вентиля.

При переключении из состояния О

в 1 на входе 15 вентиля происходит включение фазорасщепительного 9 и выходного 7 транзисторов. Включение происходит тем быстрее, чем больше по величине задается ток включения, втекающий в базы этих транзисторов. Увеличение тока, втекающего в базу

в 1 на входе 15 вентиля происходит включение фазорасщепительного 9 и выходного 7 транзисторов. Включение происходит тем быстрее, чем больше по величине задается ток включения, втекающий в базы этих транзисторов. Увеличение тока, втекающего в базу

фазорасщепительного транзистора 9 (), происходит за счет выключения первого токового зеркала: с выхода эмиттерного повторителя на транзисторе 1 4 весь ток поступает в базу фазорасщепительного, не ответвляясь в выходной транзистор токового зерка- -щб Кроме того, при положиется второй элемент ускорения. Рабо- та его аналогична работе первого. Ус- коряющий ток включенного через ем- костный элемент 30 транзистора 28 из

его эмиттера втекает в базы фазорасщепительного транзистора. Ток эмиттера фазорасщепительного транзистора Ij служит током включения выходного транзистора. С увеличением тока включения Ig фазорасщепительныйтран713

ит элемент нагрузки, который потребляет значительный статический ток, ,но одновременно уменьшает ток его включения. Первый элемент ускорений потребляет только динамический ток при вьиолнении функции ускорения выключения, что позволяет ускорить в данном устройстве также и включение выходного транзистора.

Таким образом, предлагаемое уст- ройство имеет более высокое быстродействие по сравнению с прототипом при одинаковой потребляемой мощности Преимущество достигается благодаря повьппению эффективности цепочек уско- рения за счет более раннего запуска их от входного каскада, при этом импульсы ускоряющего тока в них успевают достичь максимального значения. Запуск цепочек ускорения реализует построение входного каскада на первом и втором токовых зеркалах, что дополнительно ускоряет переключение фа- зорасщепительного транзистора. Выигрыш по-быстродействию от применения ТТЛ-вентиля увеличивается при уменьшении мощности, отводимой на устройство Это делает перспективным использование предлагаемого ТТЛ-вентиля в качестве выходного каскада (для которо- го допускается увеличение числа элементов, но требуется эффективное переключение значительной внешней нагрузки) в БИС и СБИС памяти арифметических и логических устройств с большим числом выходов в условиях ограничений на отводимую мощность на кристалл.

Формула изобретения

ТТЛ-вентиль, включающий выходной каскад, содержащий эмиттерный повторитель, включающий первый и второй резисторы и первый и второй транзис- торы, коллекторы которых подключены к первому выводу первого резистора, второй вывод которого подключен к . шине питания, эмиттер первого транзистора подключен к базе второго транзистора и к первому выводу второго резистора, второй вывод которого подключен к эмиттеру второго транзистора, являющемуся выходом устройства, а также выходной транзистор, кол- лектор и эмиттер которого подключены соответственно к выходу устройства и к общей шине, фазорасщепительный каскад, включающий фазорасщепитель058 .

ный транзистор, эмиттер и коллектор которого подключены соответственно к базам выходного транзистора и первого транзистора эмнттерного повторителя, а также резистор, первый и второй выводы которого подключены соответственно к шине питания и коллектору фа- зорасщепительного транзистора, входной каскад, включаюпщй первый, второй и третий резисторы и первый транзистор, входную шину, отличающийся тем, что, с целью повьште- ния быстродействия, в него-введены . во входной каскад транзисторы с второго по восьмой, четвертый.резистор и диодная строчка, в которой анод каждого последующего диода подключен к катоду предыдущего, коллектор первого транзистора входного каскада подключен к шине питания, база соединена с входной шиной устройства, а эмиттер соединен с первым вьтодом первого резистора, анод первого диода диодной строчки входного каскада подключен к второму выводу третьего резистора и базе восьмого транзистора входного каскада, второй вьгоод и коллектор которых подключены соответственно к шине питания, а эмиттер подключен к первому выводу четвертого резистора входного каскада, второй вьгоод которого подключен к общей шине, катод последнего диода диодной строчки входного каскада подключен к объединенным базе и коллектору третьего и базе второго транзисторов входного каскада, эмиттеры которых подключены к общей шине, коллектор второго транзистора подключен к второму выводу первого резистора входного каскада, первый и второй выводы третьего резистора входного каскада подключены соответственно к эмиттеру первого транзистора входного каскада и объединенным базе и коллектору четвертого транзистора входного каскада, эмиттер которого подключен к объединенным базе и коллектору пятого и базе шестого транзисторов входного каскада, эмиттеры которьпс подключены к общей шине, а коллектор последнего подключен к базе восьмого транзистора входного каскада, коллектор, база и эмиттер седьмого транзистора входного каскада подключен соответственно к шине питания, аноду последнего диода диодной строчки входного каскада и коллектору второ9 13 го транэистора входного каскада, первый элемент ускорения, включающий транзистор, емкостный и фиксирующий элементы, вьтолненные соответственно на транзисторе и резисторе, соответ- ствённо база и второй вывод которьпс подключены к базе транзистора, коллектор и эмиттер которого подключены соответственно к объединенным базе выходного Транзистора выходного каск да и первому выводу резистора первог элемента ускорения и общей шине питания, а объединенные коллектор и эмиттер транзистора первого элемента ускорения подключены к эмиттеру восьмого транзистора входного каскада, второй элемент ускорения, включающий транзистор и фиксирующий и емкостный элементы, вьшолненные соответственно на диоде и транзисторе, соответственно катод и база которых подключены к базе транзистора второго элемента ускорения, коллектор и. эмиттер которого подключены соответственно к шине питания и базе фазо- расщепительного транзистора фазорас- щепительного каскада, а соответственно анод и объединенные коллектор

Редактор Л.Веселовская Заказ 2972/56

Составитель А.Кабанов

Техред Л.Олийнык Корректор А.

Тираж 901Подписное

ВНШПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

0

5

0

5

0510

и эмиттер подключены соответственно к аноду последнего диода диодной строчки входного каскада и эмиттеру первого транзистора входного каскада, первый элемент ограничения насыщения, включающий транзистор, эмиттер и коллектор которого подключены соответственно к коллектору и базе выходного транзистора выходного каскада, а также первый и второй резисторы, первые выводы которых подключены к базе транзистора, а вторые соответственно к аноду и катоду последнего диода диодной строчки входного каскада, второй элемент ограничения и , включающий транзистор, эмиттер и коллектор которого подключены соответственно к коллектору и базе фазорасщепительного транзистора фазорасщепительного каскада, а также резистор, второй и первый выводы которого подключены соответственно к объединенным базе транзистора второго элемента ограничения насыщения и первому выводу первого резистора входного каскада и к эмиттеру первого транзистора входного каскада.

Изобретение относится к области импульсной техники, может быть использовано при построении выходных каскадов различных цифровых ИС. Цель изобретения - повьшение быстродействия - достигается путем снижения межкаскадных задержек распространения сигнала. Устройство содержит транзисторы 3, 4, резисторы 1, 2, 10, выходной транзистор 7, фазорасщепительный транзистор 9. Для достижения поставленной цели в устройство введены транзисторы 14, 16-22, диодная строчка 24, включающие транзисторы 25, 28, 31, 34, емкостные и фиксирующие элементы 26, 27 и 29, 30, резисторы 11, 12, 13, 23, 32, 33, 35. 1 ил. (Л