Устройство для выделения остатка по переменному модулю Советский патент 1986 года по МПК G06F11/08 

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах и контрольно-измерительной аппаратуре.

Целью изобретения является повышение контролепригодности устройства.

На фиг.1 представлена функциональная схема предлагаемого устройства для

выделения остатка по переменному моду-Ю тора.

лю; на фиг.2 - функциональная схема ПОРОГОВОГО элемента.

Устройство для выделения остатка по переменному модулю содержит первую группу 1 входов устройства, входной регистр 2 числа, дешифратор 3 числа, коммутатор 4, вторую группу 5 входов устройства, входной регистр 6 модуля, дешифратор 7 модуля, шифратор 8, группу 9 выходов устройства, пороговые элементы 10 и 11, первый элемент И 12, группу 13 дешифраторов, элемент ИЛИ 14, узел 15 сравнения, группу 16 выходов неисправности устройства, первую группу элементов НЕ 17 дешифратор 18 остатка, элемент НЕ 19, второй элемент И 20, вторую группу элементов НЕ 21, первую группу элементов И 22, группу элементов ИЛИ 23, группу 24 сумматоров по модулю два, элемент И-НЕ 25, третью группу элементов НЕ 26, вторую группу элементов И 27.

Пороговый элемент (фиг.2) содержит элемент И 28, группу элементов И 29, элемент ИЛИ 30 и группу элементов НЕ 31 .

Устройстводля выделения остатка по переменному модулю работает следующим образом.

Контролируемое число и код модуля контроля записываются соответственно на регистры 2 и 6 числа и модуля. Дешифраторы 3 и числа и модуля преобразовьтают содержимое входных регистров 2 и 6. Коммутатор 4, к входам которого подключены выходы дешифраторов 3 и 7 числа и модуля, и шифратор 8 формируют остаток контролируемого числа по заданному модулю на группе 9 выходов устройства.

В устройстве осуществляется контроль работы дешифратора 3 числа и дешифратора 7 модуля, контроль шифратора 8, контроль записи на входной регистр 6 модуля и контроль работы всего устройства при формировании остатка равного единице.

С помощью пороговых элементов 10 и 11 контролируется работа дешифратора 3 числа и дешифратора 7 модуля. Сигнал неисправности на выходе пороговых элементов 10 и 11 формируется при отсутствии сигналов на выходе контролируемого дешифратора или при наличии сигнала более, чем на одном выходе контролируемого дешифраКонтроль дешифратора 8 осуществляется с помощью дешифратора 18 остатка и узла 15 сравнения. Дешифратор 18 остатка преобразует выход5 ныв сигналы шифратора 8 таким образом, что сигналы на выходе дешифратора 18 остатка должны быть равны сигналам на входе шифратора 8 (дешифратор 1В осуществляет преобразоI

ванне, обратное тому, которое производит шифратор 8). При неравенстве сигналов на выходе дешифратора 18 остатка и на входе шифратора 8,узел 15 сравнения формирует сигнал неисправности.

Контроль правильности работы устройства при формировании остатка, равного единице, осуществляется с помощью группы 13 дешифраторов, эле0 мента ИЛИ 14, элементов И 12 и 20, группы элементов. НЕ 17 и элемента НЕ 19. С помощью дешифраторов группы 13 выделяются контролируемые числа, имеющие остаток, равный единице

5 для каждого значения модуля. Соответствующие выходы дешифраторов группы 13 объединяются элементом ИЛИ 14. Элемент группы 17 НЕ и первьй элемент И 12 выделяют единичный код на выходе

0 шифратора 8. В случае, когда на выходе элемента И 14 присутствует единичный сигнал, а на выходе шифратора 8 код отличается от единичного, второй элемент И 20 формирует сигнал

5 неисправности.

Контроль записи на входной регистр 6 модуля осуществляется следующим образом.

При записи информации (кода моду0 ля) на входной регистр 6 модуля на его входе записи присутствует единичный сигнал (сигнал синхронизации). Если запись на регистр 6 по какомулибо разряду произведена правильно,

5 то на входах соответствующего сумматора группы 24 по модулю два будут присутствовать различные сигналы. При записи единичного сигнала на первый 31 вход соответствующего сумматора груп пы 24 по мот,улю два поступит единичный сигнал с выхода соответствующего элемента группы ИЛИ 23, а на второй вход сумматора группы 24 по модулю два поступит нулевой код с инверсного выхода соответствующего разряда входного регистра 6 модуля. При записи нулевого сигнала на первом вход соответствующего сумматора группы 24 по модулю два будет присутствовать нулевой сигнал, а на втором входе единичный. В обоих случаях на выходе соответствующего сумматора группы 24 по модулю два будет сформирован единичный сигнал. В случае, когда запис по всем разрядам входного регистра 6 модуля произведена правильно, на выходе элемента И-ИЕ 25 будет присутствовать нулевой сигнал. Если запись произведена неправильно, то на выходе соответствующего сумматора группы 24 по модулю два сформируется нулевой сигнал и на выходе элемента И-НЕ 25 появится сигнал неисправности Проверяется также исправность разрядов входного регистра 6 модуля, после записи на него кода модуля (в это время на всех входах второй группы 5 устройства присутствуют нулевые сигналы). При одновременном появлении на прямом и инверсном выходах какого-либо разряда входного регистра 6 модуля нулевых или единичных сигналов соответствующий сумматор группы 24 по модулю два сформи рует нулевой сигнал и на выходе элемента И-НЕ 25 появится сигнал неисправности. Анализ состояния выходов неисправности группы 16 устройства позволяет уточнить место неисправности в устройстве. Формула изобретения Устройство для вьщеления остатка по переменному модулю по авт. св. № 928359, отличающееся тем, что, с целью иовьшения контролепригодности устройства, в него вве дены два пороговых элемента, два элемента И, элемент ИЛИ, элемент НЕ, элемент И-НЕ, узел сравнения, дешифратор остатка, группа сумматоров по модулю два, группа дешифраторов,груп па элементов ИЛИ, две группы элемен744тов И и три группы элементов НЕ, причем выходы дешифратора числа и дешифратора модул., соединены соответственно со входами первого и второго пороговых элементов, информационные входы дешифраторов группы объединены с информационными входами входного регистра числа, стробирующие входы дешифраторов группы соединены с соответствующими выходами дешифратора модуля, выходы дешифратора соединены с информационными входами дешифратора остатка, первая и вторая группы информационных входов узла сравнения соединены соответственно с группами выходов коммутатора и дешифратора остатка, выходы дешифратора, кроме младшего разряда, через соответствующие элементы НЕ первой группы соединены с соответствующими входами первого элемента И, выход младшего разряда шифратора соединен с соответствующим входом первого элемента И, выход которого через элемент НЕ соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, входы элементов НЕ второй группы объединены с соответствуюи1ими информационными входами входного регистра модуля, выходы каждого элемента НЕ второй и третьей групп соединены соответственно с первым и вторым входами соответствующего элемента И первой группы, выход которого соединен с первым входом соответствующего элемента ИЛИ группы, выход которого соединен с первым входом соответствующего сумматора по модулю два группы, выходы всех сумматоров по модулю два группы соединены с соответствующими входами элемента И-НЕ, прямой выход каждого разряда входного регистра модуля соединен с третьим входом соответствующего элемента И первой группы и первым входом соответствующего элемента И второй группы, выход которого соединен со вторым входом соответствующего элемента ИЛИ группы, инверсный вы::од каждого разряда входного регистра модуля соединен со вторым входом соответствующего сумматора по модулю два группы, второй вход каждого элемента И второй группы объединен с третьим входом соответствующего элемента ИЛИ группы и входом соответствующего элемента НЕ второй группы, третьи, входы всех элементов И второй

Изобретение относится к области вычислительной техники и может быть использовано в управляющих вычислительных машинах и контрольно-измерительной аппаратуре. Целью изобретения является повьшение контролепригодности устройства. Поставленная цель достигается тем, что в устройстве контролируется работа всех основных узлов и по анализу состояния группы выходов неисправности устройства определяется неисправный узел. Работа дешифраторов числа и модуля контролируется с помощью пороговых элементов, определяющих наличие сигнала более, чём на одном выходе дешифратора, или отсутствие сигналов на всех его выходах. Код на выходе шифратора подвергается обратном преобразованию с помощью контрольного дешифратора и сравнивается с кодом, поступающим на его вход. При несрявнении формируется сигнал t eиcпpaвнocти. Контроль работы устройства осуществляется с помощью параллельного формирования остатка, равного единице. Если в это время на информационных выходах устройства код отличается от единицы, то форм 1руется сигнал неисправности. ю Контролируется правильность записи (Л С информации на входной регистр модуля путем сравнения информации на входе и выходе регистра. Контролируется также наличие одинаковых сигналов на прямом и инверсном выходах каждого разряда регистра. Изобретение дополнительное к авт.св. 928359. 2 ил.