Устройство для вычисления функции Советский патент 1986 года по МПК G06F7/544 

Изобретение относится к вычисли- тельной технике и может быть использовано для вычисления функции трех переменных, в частности для нахождения когерентных сумм.

Целью изобретения является расширение класса решаемых задач за счет возможности вычисления функций трех переменных.

На фиг, 1 представлена функциональная схема устройства; на фиг.2 - принципиальная схема блока управления; на фиг.З - функциональная схема блока формирования результата; на фиг.4 - временная диаграмма работы устройства.

Устройство содержит первый 1, второй 2 и третий 3 входные регистры, первый умножитель 4, второй умножитель 5, генератор 6 импульсов, блок 7 управления, коммутатор 8, блок 9 формирования результата, блок 10. выходных регистров, элемент И 11, вход 12 признака последйего такта накопления, первый 13, второй 14 и третий t5 входы стробирования записи устройства, вход 16 текущего отсчета устройства, вход 17 номера гармоники устройства, вход 18 амплитуды сигнала устройства, выход 19 результата устройства и выход 20 признака за- прещения считывания устройства.

Блок управления содержит первый 21, второй 22, третий 23, четвертый 24, пятый 25 и шестой 26 триггеры, счетчик 27, элемент И 28, первый сумматор 29 по модулю два, второй сумматор 30 по модулю два и элемент ИЛИ 31.

Блок формирования результата содержит сумматор-вычитатель 32, блок регистров 33 и регистр-34.

Устройство функционирует следующим образом.

Вычисление функций F,(j) (57,2), 5(4) (yj2) проводится на основании соотношений:

h-1

F,,,,(x,y,) Of,,,,(x.,)Yif,,(x.)-Z F,,,,(x,y,z)Of,(,,(x.).f, (х,) Z

i O

Для вычисления когерентных сумм:

h-r

К,Е: (А,.созч,+В; - sin,4(1); 1 0

К,, Е: (B.dos4.-A.-sinV.); I.j (С. cos М.+Dj sinf;);

(2)

К 1

0

(D;Cos4 .,-C. sin Ч . )

Значение

..,

1 n

(3)

o

5

0

5

0

5

0

5

5

где m - номер гармоники сигнала; n - количество отсчетов; i - текущее значение отсчетов. При m 32 (0-31), в первом

ТЛО-Х

умножителе 4, который реализован на ПЗУ, хранятся табличные значения произведений flnu:i) j, и (()-f-24),j, а во втором умножителе, реализованном на ПЗУ,- табличные значения функции Y.sin4 ; -11/2 Ч .йТТ/2. Период синусоиды 27г разбит на 32 дискретных значения (отсчета). Так как значение cos3/2 r sinOx tf, т.е. значение функции cos отличается- от значения sin смещением на 3/211, то в данном случае это означает, что sin, считанный по адресу (n«i)jj,,, , равен cos, считанному по адресу ()+24l „ j. Так как может иметь максимальное значение 31 (5 добавочных разрядов), то значения LmXil o, и l.(mXi)(,j отличаются двумя старшими разрядами, .коммутация которых осуществляется с помощью коммутатора 8.

Блок управления работает следующим образом.

На входы блока 7 управления поступает соответственно зондирующий импульс и следящий строб, управляющие работой устройства в целом.

При поступлении управляющего сигнала (зондирующий импульс) на вход 12 устройства (фиг.4 ) определяется .начало последнего такта накопления, первьш триггер 21 устанавливается в единичное состояние, и при поступлении первого следящего строба (фиг.4Й) второй триггер 22 устанавливается с в единичное состояние (фиг.43), а первый триггер 21 - в нулевое. Единичный уровень на выходе второго триг- гера 22 разрешает запись накопленной суммы в блок выходных регистров 10 и вьщает управляющий сигнал (выход 20), зaпpeщaюD ий на это время считывание информации с выходных регистров 10. По следующему сигналу третий триггер 23 устанавливается в единичное состояние, разрешая прохождение импульсов сброса (фиг.4к) в первом такте следующего накопления.

3-12806

На вход 18 устройства поступают значения A,B,C,D последовательно между двумя следящими стробами. Одновременно с.поступлением значений на вход 15 устройства (фиг.4к) поступает управляющий сигнал, устанавливающий четвертьй триггер 25 в единичное состояние, разрешая работу шестого триггера 26 в счетном режиме при по5

Управляющее слово (га - номер гармоники) поступает на информационные входы 17 устройства и по сигналу на управляющем входе 14 записывается в

ступлении импульсов (фиг.4а) от гене-jo регистр 2. Частота изменения (ш) оп- ратора 6 импульсов. При работе в счетном режиме шестого триггера 26 начинает работу счетчик 27. Шестой триггер 26 вырабатывает управляющий сигнал (фиг.4е), -который поступает ff на вход блока 33 регистров блока 9 формирования результата и служит для записи результатов суммирования значений на выходе второго умножителя 5 и значений регистра 34. Кроме того, 20 этот сигнал поступает на вход элемента И 11 и в 32-м такте суммирования записывает результаты суммирования в блок 10 выходных регистров.

ределяется задачей и способом работы радиолокадионного комплекса, в состав которого входит предлагаемое устройство. Максимально допустимая час- тота-,определяется сигналом на входе 12 устройства. Значение i поступает на информационные входы 16 и по сигналу на управляющем входе 13 записыfai вается в регистр 1 (фиг.46, t,, .Значения A,B,jC,D поступают последовательно-параллельным кодом ча информационные входы 18 устройства и по сигналам на управляющем входе 15 записываются в регистр 3 (А - фиг.4 г

Счетчик 27 формирует выходные управ- 25 Сз;.В - фиг.4г, f | С - фиг,4г5 .t ;

D - фиг.4г, f ).

1

Результаты умножения кодов первого 1 и второго 2 входных регистров (mxi)j,, 1 записанные в ПЗУ умно- 30 жителя 4, поступают на входы второго умножителя 5, на первые входы которого поступает код с третьего регистра 3 (А,ВэС,В). Результа1 Ь у1 1кожен..я. с второго умножителя 5 поступают на

ляющие сигналы, которые указывают номер регистра блока 33 регистров или блока 10 выходных регистров (один из четырех), и вырабатывает импульсы начального сброса, определяет признак вычитания или суммирования вместе со старшим разрядом регистра 3 и информации с выхода коммутатора 8. Кроме того, счетчик 27 переключает

четвертый триггер 24, на выходе ко- ,г вход блока формирования результата.

торого формируется сигнал переключения коммутатора 8 в зависимости от обрабатываемой функции (sin или cos) в данный момент времени. После поступления на счетчик 27 двух им- пульсов он устанавливает пятый триггер 25 в нулевое состояние и дальнейшее формирование временной диаграммы осуществляется только с приходом следующего управляющего сиг- 5 нала на вход 15 устройства.

Как видно из фиг.З, блок формирования результата организован как накапливающий сумматор.

Рассмотрим работу устройства на ЕП конкретном примере, согласно диаграммы, приведенной на фиг,4.

Необходимо вычислить когерентное накопление согласно (2), т.е.

21Гт1 . 21Гт1ч 55

К, ОА;С05-22-+В( sin----) ;

т -с-/,, 2iTmi . . 2Г1ш1ч (B, - А. ) ;

на сумматоре 32 складываются или вы читаются с содержи1-1ым регистра 34 и в зависимости от управляющих входо записываются в один из четырех регистров блока 33 регистров сумматор Затем осуществляется переключение коммутатора 8 и производятся вычис- ления значений для другой функции (sin или cos) при тех же значениях на выходе регистра 3 и запись в другой регистр блока 33 регистров

. 2ТГт1

Формирование Acos-r-- в момент

t (фиг,4е,к) и запись в П-й регистр (фиг.4|,и)|

. . 2ITmi

А sin-r;7 jf.

. 2irmi В sin-rT-„ , 2Itmi В cos-32:, 1-й регистр; : , 0-й регистр;

-10

1-й регистр;

„ -fr 21Tmi . 21Тт1ч K,, L CC-cos-;: - + D-, 81п-:тт-) ;

32

32

V T-f-n 2 Пт1 . 2irmi-. К i:(D, COS-J2- - С, ;

Управляющее слово (га - номер гармоники) поступает на информационные входы 17 устройства и по сигналу на управляющем входе 14 записывается в

регистр 2. Частота изменения (ш) оп-

регистр 2. Частота изменения (ш) оп-

ределяется задачей и способом работы радиолокадионного комплекса, в состав которого входит предлагаемое устройство. Максимально допустимая час- тота-,определяется сигналом на входе 12 устройства. Значение i поступает на информационные входы 16 и по сигналу на управляющем входе 13 записырегистр 2. Частота изменения (ш) оп-

fai вается в регистр 1 (фиг.46, t,, .Значения A,B,jC,D поступают последовательно-параллельным кодом ча информационные входы 18 устройства и по сигналам на управляющем входе 15 записываются в регистр 3 (А - фиг.4 г

на сумматоре 32 складываются или вычитаются с содержи1-1ым регистра 34 и в зависимости от управляющих входов записываются в один из четырех регистров блока 33 регистров сумматора Затем осуществляется переключение коммутатора 8 и производятся вычис- ления значений для другой функции (sin или cos) при тех же значениях на выходе регистра 3 и запись в другой регистр блока 33 регистров

. 2ТГт1

Формирование Acos-r-- в момент

(фиг,4е,к) и запись в П-й регистр фиг.4|,и)|

. . 2ITmi

А sin-r;7 jf.

. 2irmi В sin-rT-„ , 2Itmi В cos-32:, 1-й регистр; : , 0-й регистр;

-10

1-й регистр;

2ltrai cos-52. 2IImi sin----.

, 2 Iimi

ZTTmi cos-551b

15

41

19

2-H регистр;

3-й регистр;

2-й регистр;

3-й регистр.

На этом заканчивается первый такт накопления. Начало второго такта определяется приходом следующего управляющего сигнала на вход 13 устройства.

Временная диаграмма работы всех 32-х тактов накопления одинакова за исключением того, что в первом такте накопления формируются импульсы начального сброса блока 9 формирования результата, в 32-м такте осуществляются запись накопленного результата в блок 10 выходных регистров и запрет считывания с выходных регистров (выход 20 устройства). Считанная с 10 выходных регистров информация (цепи считывания на фиг.1,не показаны) может поступать для дальнейшей обработки.

Формула изобретения

Устройство для вычисления функций содержащее три входных регистра, два умножителя и коммутатор, причем информационные входы первого, второго и третьего входных регистров соединены с входами соответственно текущего отсчета, номера гармоники и амплитуды сигнала устройства, отличающееся тем, что, с целью расширения класса решаемых задач за счет возможности вычисления функций трех переменных, в него дополнительно введены генератор импульсов, блок формирования результата, блок выходных регистров, элемент И и блок управления, содержащий счетчик, шесть триггеров, два сумматора по модулю два, элемент И и элемент ИЛИ, причем синхронизирующие входы с первого по третий входных регистров соединены соответственного с первого по третий входами стробирования записи устройства, выходы первого и второго ре- гистров соединены с входами соответственно первого и второго сомножителей первого умножителя, выходы младших разрядов первого умножителя

O

0

5

0 5

-

35

40

45

соединены с входами младших разрядов первого сомножителя второго умножителя, вход старшего разряда первого сомножителя второго умножителя соединен с первым выходом коммутатора, первый и второй информационные входы коммутатора соединены соответственно с первым и вторым выходами старших разрядов первого умножителя, вход второго сомножителя второго умножителя соединен с выходами младших разрядов третьего входного регистра, выход страшего разряда третьего входного регистра и второй выход коммутатора соединены соответственно с первым и вторым входами задания кода операции блока управления, тактовый вход которого соединен с выходом генератора импульсов, вход признака последнего такта накопления устройства, соединен с одноименным входом блока управления, первый и третий входы стробирования записи устройства соединены соответственно с входом запуска вычисления когерентных функций и входом запуска вычисления частичЕ1ьк сумм блока управления, выход управления типом тригонометрической функции блока управления соединен с управляющим входом коммутатора, выход разрежения записи результата и выход разрешения записи частичной суммы блока управления соединены соответственно с первьпч и вторым входами элемента И, выход разрешения записи частичной суммы блока управления соединен с одноименным входом блока формирования результата, выходы кода операции и сброса блока управления соединены с одноименньми входами блока формирова- ния результата, первый, и второй выходы выбора приемника информаи ии блока управления соединены соответственно с первым и вторым одноименными входами блока формирования результата и блока выходных регистров, вход разрешения записи блока выходных регистров соединен с выходом элемента И, информа- .ционные входы блока выходных регист- ров соединены с выходами блока формирования результата, информационные входы которого соединены с выходом второго умножителя, выходы блока выходных регистров являются выходом результата устройства, выход признака запрещения считывания информации устройства соединен с выходом раз- решения записи результата блока управления, причем вход признака последнег о такта накопления блока управления соединен с входом сброса первого триггера, вход запуска вычисления когерентных функций блока управления соединен с синхронизирую- входами первого, второго и третьего триггеров и с входами сброс счетчик а и четвертого триггера, информационный вход первого триггера соединен с входом логического нуля устройства, выход первого триггера соединен с информационным входом второго триггера, выход которого соединен с выходом разрешения записи результата блока управления и информа- ционным входом третьего триггера, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с первым выходом счетчика, второй выход которого сое- динен с синхронизируютцими входами четвертого и пятого триггеров, первым входом элемента И и первым выходом выбора приемника информации блока управления, информационный вход пятого триггера соединен с шиной логического нуля устройства, инверсный выход четвертого триггера соединен с информационным входом этого триггера и вторым входом элемента И, ин- версный выход которого соединен с первым входом первого сумматора по модулю два, второй вход которого соединен с выходом второго сумматора по модулю два, первый и второй входы которого соединены соответственно с первым и вторым входами определения кода операции блока управления, выход кода операции блока управления соединен с выходом первого сумматора по модулю два, выход управления типом тригонометрической функции блока управления соединен с прямым выходом четвертого триггера, выход сброса

блока управления соединен с выходом элемента ИЛИ, выход разрешения записи частичной суммы блока управления соединен с прямым выходом шестого триггера, инверсный выход которого соединен со счетным входом счетчика и с информационным входом этого триггера, вход сброса которого соединен с инверсным выходом пятого триггера, вход установки которого соединен с входом запуска вычисления частичных сумм блока управления, тактовый вход которого соединен с синхронизирующим входом шестого триггера, второй выход выбора приемника информации соединен с третьим выходом счетчика.

2. Устройство по п.1, о т л и - чающееся тем, что блок формирования результата содержит сумма- тор-вычитатель, блок регистров и регистр, причем вход кода операции блока формирования результата соединен с управляю цим входом сумматора вычитателя, информационные входы блока формирования результата соединены с входом первого слагаемого суммато- ра-вычитателя, вход второго слагаемого которого соединен с выходом регистра и выходом блока формирования результата, вход сброса регистра соединен с одноименным входом блока формирования результата, первый и второ входы выбора приемника информации которого соединены с одноименными входами блока регистров, информационные входы которого соединены с выходами сумматора-вычитателя, выходы блока регистров соединены с информационными входами регистра, синхронизирующие входы регистров блока и регистра соединены с входом разрешения записи частичной суммы блока формирования результата.

п

(pii.z.1

И «ь

Редактор А.Лежнина

Составитель С.Куликов

Техред Л.Олейннк Дорректор М.Демчик

Заказ 7067/54 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Устройство может быть применено в цифровой технике гфи обработке сигналов, в частности при обработке квадратурных составляющих сигнала. Целью изобретения является расширение класса решаемых задач за счет возможности вычисления функций трех переменных. Устройство содержит входные регистры 1, 2, 3, умножители 4, 5, генератор импульсов 6, блок управления 7, коммутатор 8, блок 9 формирования результата, блок 10 выходных регистров, элемент И 11, При вы- численш когерентных сумм используется умножитель 4, в котором хранятся значения (т х i) mod 32 и (m х i + 24) mod 32. Период синусо1щы разбит на 32 отсчета. Это значит, что sin, считанный по адресу (т х i) mod 32, равен coSj считанно у по адресу (т х i + 24) mod 32. Б умножителе 5 хранятся значения YsinM, которые накапливаются в блоке 9 формирования результата и фиксируются в блоке 10 выходных регистров. 1 з,п. ф-лы. 4 ил.