Устройство для вычисления функций Советский патент 1984 года по МПК G06F7/548 

Кзобретение относится к вычислительной технике и может быть использовано для одновременного вычисления функций F(x, Y), F(X,Y) от двух переменных X и у , в частности для аппаратурного преобразования полярных координат в декартовые координаты.

Известно устройство для вычисления функций, содержащее входной регистр, два блока памяти, блок умножения, сумматор и выходной регистр Г1 .

Наиболее близким техническим решением к изобретению является устрство для вычисления функций, содержащее первый и второй блок памяти, входы которого соединены с регистром старших разрядов первого аргумента, регистр младших разрядов первого аргумента, регистр второго аргумента, первый блок умножения, выход которого подключен к первому блоку суммирования и второй блок умножения 2.

Недостатком известных устройств является ограниченность области их применения классом функций одного переменного.

Цель изобретения - расширение функциональных возможностей устройства путем вычисления функций двух переменных.

Поставленная цель достигается тем, что в устройство для вычисления функций, содержащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента, первый и второй блоки памяти, первый и второй блоки умножения и первый блок суммарования, причем адресные входы первого и второго блоков памяти подключены к выходу регистра старших разрядов первого аргумента, выход первого блока умножения соединен с информационным входом первого блока суммирования, дополнительно введены первый, второй и третий коммутаторы, первый и второ буферные регистры, второй блок суммирования, регистр втойого аргумента и блок синхронизации, причем информационный вход второго блока суммирования соединен с выходом втрого блока умножения и информациинным входом первого буферного регисра, выход которого подключен к первому информационному входу первого коммутатора, вторбй информационный вход которого соединен с выходом первого блока памяти, а выход - с первым информационным входом первого блока умножения, информационный вход второго буферного регистра подключен к выходу первого блока умножения, а выход соединен с первым информационным вкодом второго

коммутатора, второй информационный вход которого подключен к выходу второго блока памяти, а выход соеднен с первым информационным входом второго блока умножения, второй информационный вход которого подключен к второму информационному вхо|цу первого блока умножения и к выходу третьего коммутатора, пер|вый и второй информационные входы которого подключены соответственно к выходам регистра младших разрядов первого аргумента и регистра второго аргумента, первый и второй вьргоды блока синхронизации соединены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов, первого и второго блоков суммирования и первыми управляющими входами п ервого и второго буферных регистров.

На чертеже показана блок-схема устройства для вычисления функций.

Устройство содержит регистр 1 старших разрядов первогоаргумента регистр 2 младших разрядов первого аргумента, регистр 3 второго аргумента, первый блок 4 памяти, второ блок 5 памяти, первый блок 6 умножения, второй блок 7 умножения, первый, второй и третий ког-мутаторы 8-10, первый буферный регистр 11, второй буферный регистр 12, первый блок 13 суммирования, второ блок 14 суммирования, блок 15 синхронизации с выходами 16 и 17.

Регистр 1 старших разрядов первого аргумента через первый и второй блоки 4 и 5 памяти соединен соответственно с вторыми входами первого и второго коммутаторов 8 и 9. Регистр 2 младших разрядов первого аргумента и регистр 3 второго apjyMSHTa соединены соответственно с первым и вторым входами третьего коммутатора 10, выход которого подключен к вторым входам первого и второго блоков б и 7 умножения. Выход первого блока 6.умножения соединен с входом первого блока 13 суммирования и через второй буферный регистр 12 и первый вход второго коммутатора 9 - с первым входом второго блока 7 умно ения, выход которого подключен к входу второго блока 14 суммирования и через первый буферный регист 11 и первый вход перйого коммутатора 8 - к первому входу первого блока 6 умножения. Первый и второй выходы 16 и 17 блока 15 синхронизации соединены с управляющими входами первого, второго и третьего коммутаторов 8-10, с первым и вторым буферными регистрами 11 и 12, а также с первым и вторым блоками 13 и 14 суммирования. Вычисление значений функций F(X, Y ) , К,,(х, Y) производится н основе соотношений Y) f :Xp)Y -f4X F2(X,Y) Г2(Х.„) Y 0 J -( где X jj определяется старшими разр дами аргумента X, а У. определяет младшими разрядами аргумента X. Если X О, X то Хр О, X,,... ...О, 4Х О,О,...ОХ - для некоторого параметра 1 который, как показывают расчеты, может быть выбран таким образом, что соотношение (1) выполняется с погрешностью, выходящей за пределы иcпoльзye юй разрядной сетки Для функций преобразования полярНЕлх координат в декартовые отсюда имеем t X - г . с о S Тд - д -г I- . ь i U T(j f о у г л Ц г-созЧо,Устройство работает в два такРассмотрим его работу на примере указанных преобразований. При этом в первом и втором блоках памя ти хранятся соответственно таблицы значений , sin/ , В течение первого такта по сигналу с первого выхода 16 блока 15 синхронизации, втором и третьем ко мутаторах информация поступает и передается на выход с вторых BXQ дов. В результате этого образующие ся на выходах первого и второго бл ков 4 и 5 памяти значения cos/j, , поступают соответственно на первые входы первого и второго бло ков б и 7 умножения, а на вторые их входы через третий коммутатор поступает значение г с регистра вт рого аргумента и, как следствие, на выходе блоков б и 7 умножения образуются значения r.cosfg и Tsdn , запоминаемые в первом, втором блоках 13, 14 суммирования и в первом, втором буферных регистрах 11, 12. Во втором такте по следующему сигналу с второго выхода 17 блока 15 синхронизации первый, второй и третий коммутаторы 8-10 переключаются на прием информации с первых входов. Поэтому на первые входы первого и второго блоков б и 7 умножения поступают соответственно величины г. sin4o и г , а на вторые их входы через третий коммутатор 10 с регистра 2 младших разрядов первого аргумента передается значение Д . В результате на входах первого и второго блоков 13 и 14 суммирования образуются значения 44 г. sin и /iVr созЧй . которые в этом такте складываются с хранящимися в указанных блоках значениями rcosi o и rsinV , причем по сигналу второго такта на пер-т вый блок 13 суммирования сложение на нем выполняется с отрицательным знаком, с образованием на выходе согласно (2) знанений г cosf и г sin4 . Вычисленные значения функций :Сранятся в первом и втором блоках сум шpoвaния. Время Т вычисления указанных функций, в частности значений преобразований координат, на данном устройстве определяется соотношением Т Tg,,5 + 2Т,, где Т - время выборки из блоков Памяти; - время умножения; Tg| - время суммирования. Предлагаемое устройство можно использовать непосредственно для тех же целей,- что и прототип, если на регистр второго-аргумента предварительно занести значение г 1. Кроме того, данное устройство в состоянии реализовать широкий класс фунсщий от двух переменных, чего не может делать прототип. .

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ, содержащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента, первый и второй блоки памяти, первый и второй блоки умножения и первый блок суммирования, причем адресные входы первого и второго блоков памяти подключены к выходу регистра старших разрядов первого аргумента, выход первого блока умножения соединен с информационным входом первого блока суммирования, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем вычисления функций двух переменных, в него дополнительно введены первый, второй и третий коммутаторы, первый и второй буферные регистры, второй блок сум1 ирования, регистр второго аргумента и блок синхронизации, причем информационный вход второго блока сукмирования соединен с выходом второго блока умножения и информационным входом первого буферного регистра, выход которого подключен к первому информационному входу первого коммутатора, второй информационный вход которого соединен с выходом первого блока памяти, а выход - с первым информационны 1 входом первого блока умножения; информационный вход второго буферного регистра подключен к выходу первого блока умножения, а выход соединен с первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу второго блока памя- § ти, а выход соединен с первым инфор(Л мационным входом второго блока умножения, второй информационный вход которого подключен к второму информационному входу первого блока умножения и к выхбду третьего комму- татора, первый и второй информационныв входы которого подключены соответственно к выходам регистра млад ших разрущов первого аргумента и регистра второ.го аргумента, первый и второй выходы блока синхронизации соединены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов, первого и второгоблоков суммирования и первыми -управ ляющими входами первого и второго буферных регистров.