Устройство для вычисления степенных функций Советский патент 1987 года по МПК G06F7/552 

11282120 - 2

Изобретение относится к вычисли- Регистр аргумента содержит триг- тельной технике и может найти применение в специализированных вычислитегеры 44, элементы И 45, элемент И-НЕ 46, элемент 2И-ИЛИ 47.

лях для вычисления выражения вида М1Г, xfx , х , где m - показате.ль корня, п - показатель степени.

Цель изобретения - расширение класса решаемых задач зй счет возможности вычисления вьфажения вида IJ..

На фиг.1 представлена функциональная схема устройства; на фиг.2 - пример выполнения регистра аргумента на фиг.З - пример выполнения первого коммутатора для коммутации одной из возможных конъюнкций; на фиг.4 - функциональная схема блока управления.

„ „ извлечения корня из числа в п-й стеУстроиство содержит регистр 1 wirv

„ ги пени -Jx , возведения в степень х . коренного значения, регистр, 2 аргумента, шифратор 3 произведений раз- Вычисление корня у производится рядов аргумента, первый коммутатор -следующим образом. Сначала предполага-, 4, выход 5 управления записью по пер- ется, что первый (старший) значащий раз- вому и второму информационным входам, 25 ряд корня равен единице, а все осталь- сумматор 6, регистр 7 итерации, схе- ные -.нулю. Образуется приближенное му 8 сравнения, регистр 9 показателя число первого такта ,100... Число степени, регистр 10 показателя корня, у1 возводится в степень m и сравнива- второй коммутатор 11, дешифратор 12, ется со значением Xj при этом если шифратор 13 показателя степени, де- 30 , то у1 1,если у1р , то шифратор 14 режима, шифратор 15 номе- . Затем образуется приближенное ра такта, элемент ИЛИ 16, первый эле- число второго такта , ., мент И 17, второй элемент И 18, блок которое возводится в т-ю степень и 19 управления., вход 20 подкоренного сравнивается с х,причем если ,то значения устройства, выход 21 резуль- , если х(у2(, то .Для всех тата возведения в степень устройст- остальных тактов производятся анало- ва, вход 22 аргумента устройства, гичные операции-для г-го такта у выход 23 значения корня устройства, 0,у1, у2,..., у., 1, которое возво- входы показателя степени 24, корня дится в т-ю степень и аналогичным об- 25 режима 26 устройства, информацион- 40 разом сравнивается с х (г - разрядный вход 27 регистра аргумента, вход ность чисел, выраженных правильными

дробями). Последовательность получаемых значений у1,у2,..., У f, есть искомое значение корня.

45 Вычисление производится следующим образом. Сначала число х возводится в степень п, а затем производятся действия по описанному алгорит28сброса регистра аргумента, вход

29разрешения сдвига регистра аргумента, вход 30 разрешения записи регистра аргумента, выход 31 регистра аргумента, информационный вход 32 первого коммутатора, управлякицие входы 33 и 34 второго коммутатора, выход 35 коммутатора, вход 36 запуска устройства, вход 37 установки в

му, с той разницей, что сравнение

50очередного значения |Z;f производится

начальное положение устройства, входсо значением х. 38 числа тактов устройства, выход Возведение числа х производится

38 разрешения вычисления управленияследующим образом. Рассмотрим диаграмзаписью по первому входу блока управ-му возведения, в которой использованы ления, выход 40 управления режимом 55 числа разрядностью , а показатель

блока управления, тактовый вьЬсодстепени может принимать значения п

41 блока управления, входы признака 2,3. Процесс возведения в степень

извлечения корня 42 и возведения вразделен на тактов. В каждом такстепень 43 блока управления.те появляется следующий разряд, начиРегистр аргумента содержит триг-

геры 44, элементы И 45, элемент И-НЕ 46, элемент 2И-ИЛИ 47.

Коммутатор содержит вход 48 про- изведений разрядов аргумента, управляющие входы 49 и 50, элементы И 51, элементы ИЛИ 52, выходы 53 разрядов конъюнкции, выход 54 коммутатора.

Блок управления содержит генера- тор 55 тактовых импульсов, регистр 56 тактов, элемент И-НЕ 57, коммутатор 58, дешифратор 59 тактов, триггер 60 запуска, триггер 61 режима, элемент ИЛИ 62, элемент И 63.

Устройство функционирует следующим образом.

Устройство может работать в трех режимах: извлечения корня - зГ,

му, с той разницей, что сравнение

ная со старшего.На первом этапе диаграммы возведения показано возведение числа X в степень 2. Так как оба умножаемых числа одинаковы, то конъюнкции диаграммы можно видоизменить по равен- яствам ,,,,, ,,,,,После суммирования одинаковых конъюнкций образуется результат первого этапаВ2 в виде совокупности определенным об- разом расположенных кЪнъюнкций 1,12,2, 13,23,3,14,24,34,4, сумма которых равна X. Умножим полученную совокупность В2 на X последовательно разряд за разрядом. При умножении какого-либо разряда х на конъюнкцию, уже содержащую значение данного разряда, эта

Диаграмма возведения

1

12

О,

2

.13 23

14

234

24

13

12 12

12

123 14

123

конъюнкция остается без изменения. Если конъюнкция не содержит значения данного разряда, то в нее записывается номер этого разряда х по порядку номеров. Сумма одинаковых конъюнкций для полученных на втором этапе промежуточных совокупностей дает совокупность конъюнкций второго этапа ВЗ, сумма конъюнкций которой равна х . Совокупность В2 состоит из конъюнкций входящих в состав совокупности ВЗ. Из взятых по или совокупностей В2 и ВЗ можно составить суммарную совокупность коньюкций с учетом потак.тного образования коньюкций совокупностей В2, ВЗ.

3 34

Г этап В2

II этап

13 134

24

14

23 234

24

Разряд I О I 1 I 2 I 3 I 4 I 5 Г 6 7 8 9 IlO

23

13 23 3 134 234 34 14

124 24 134 234

14 24

1 такт

2такт

3такт

4 такт

1 такт

3 такт

4 такт

124 124

134 134 234

11 12 /

34

34 34

ВЗ

234

712821208

Диаграмма коммутации шифратор-произведений разрядов аргумента

- Можно заметить, что все конъюнкции предьщущих тактов входят в состав конъюнкций последнего такта. Допустим, что есть регистр 2 аргумента, выхо- 35 ды которого соединены с входами шифратора 3 произведений разрядов аргумента, блока элементов И, таким образом, чтобы на выходах последнего были образованы все конъюнкции последнего такта. Разряды регистра 2 аргумента пронумерованы также, как и разряды числа х (старший разряд имеет номер 1 и находится на схеме ввода справа). Пусть в регистр 2 apry-i. мента со стороны входного разряда вводится число X старшими разрядами вперед, что описывается схемой ввода

Схема ввода

В первом такте во входном разряде регистра 2 аргумента записывается разряд 1 числа х, а в остальных разрядах - нули. На месте конъюнкции 4 образуется конъюнкция 1, образование остальных конъюнкций блокировано нулями в других разрядах регистра 2 аргумента. Во втором такте во входной разряд регистра 2 аргумента записывается разряд 2 числа х, а разряд 1 сдв игается в следующий разряд регистра 2, На месте конъюнкции 4 образуется конъюнкция 2, на месте конъюнкции 34 конъюнкция 12, Аналогично в третьем и четвертом тактах образуются все конъюнкции четвертого такта. Для получения результата возведения в . степень нужно просуммировать конъюнкции первого, второго, третьего и четвертого тактов. Для этого нужно в каждом такте подавать конъюнкции на соответствующие разряды сумматора 6,

.Составим диаграмму коммутации, определякщую подключение конъюнкций к входам сумматора. По горизонтали диаграммы коммутации откладываются разряды, а по вертикали - номера тактов и вид конъюнкций, В правом столб912

де дано условное обозначение шифратора произведений разрядов аргумента в конъюнкциях поспеднего чет- вертого такта. В поле диаграммы коммутации цифрами 2 и 3 соответственно для показателя степени 2 и 3 указывается наличие конъюнкции данного вида в соответствующем разряде. Диаграмма коммутации показывает, какие конъюнкции в каких тактах подавать в соответствующие разряды сумматора. 1

Рассмотрим работу устройства в режиме извлечения корня. В исходном состоянии есть сигнал установки на входе 37, на входы 25 подается код показателя корня, на входы 26 - код режима, на входы 20 - подкоренное выражение, на вход 36 - сигнал запуска, сигнал на выходе 39 в этот мо мент равен нулю. Триггер 61 режима при извлечении корня устанавливается в единицу. Первым тактом после сняти сигнала установки на входе 37 включается в единицу триггер 60 запуска, обнуляются разряды регистра 7 итерации и все разряды регистра 2 аргумента, кроме первого, входного, в кото- рьй записывается единица. В регистр

10показателя корня записывается код показателя корня, в регистр 1 подкоренного значения - значение подкоренного выражения с входов 20, тик как

на выходе элемента И 18 присутствует ноль, который включает запись входов 20. При наличии на выходе элемента И 18 единицы в регистр 1 подкоренного значения производится запись по второй группе входов с выходов 21. Таким образом, первым тактом в ре- гистр 1 аргумента записывается подкоренное выражение х, первый разряд регистра аргумента 2 устанавливается в единицу, а все остальные обнуляют- с я. Регистр 7 итерации обнуляется также первым тактом. На выходе дешифратора 14 режима есть единица, на двух других выходах - нули. Эта единица подаётся на блок 19 управления и устанавливает в единицу триг- гер 61 режима. Во втором коммутаторе

11сигналом с выхода 40 подключается значение кода показателя корня к входам дешифратора 12, выходы которого подключены к входам шифратора 13 по- казателя степени, блок 19 управления

по выходам 41 выдает сигналы таким образом, чтобы в каждом такте был сигнал единицы только на одном из вы20

10

ходов, а для каждого сигнала - свой провод. Сигналы с выходов 41 подаются на входы шифратора 15 номера тактов . На выходах шифратора 15 номера тактов образуются сигналы такт 1, Д такт 2,такт 3, Такт 4,Такт 2+3, Такт 3+4 согласно с диаграммой коммутации.Сигналы с выходов шифратора 1 5 номера такта подаются на управляющие входы 33 коммутатора 4. В первом такте в регистре 2 записано число . В шифраторе 3 произведений разрядов аргумента образуется конъюнкция 1 согласно с ранее рассмотренной схемой образования конъюнкций На вторую группу входов сумматора 6 подаются значения разрядов регистра 7 итерации. С выходов сумматора 6 сумма подается на входы регистра 7 итерации и на первую группу входов схемы В сравнения, на вторую группу входов которой подается значение подкоренного выражения х с выходов регистра 1. Схема 8 сравнения выдает сигнал единицы, если значение выходного кода сумматора меньше или равно X, и ноль, если это значение больше X. Сигнал с выхода схемы 8 сравнений является соответствующей цифрой корня и подается на выход 23, на вход 29 регистра 2 аргумента и на вход элемента И 17. Если очередная цифра корня единица, то следующим TaKTjM значение единицы из первого разряда регистра 2 аргумента сдвигается в следующий разряд, в первом остается единица, а в остальных разрядах происходит сдвиг. Если очередная цифра ноль, то следующим тактом во второй по порядку сдвига разряд регистра 2 аргумента записывается ноль,.так как на входе 29 ноль, во

входном (первом) разряде останется единица, а в остальных разрядах происходит сдвиг на один разряд. Если очередная цифра корня единица, то следующим тактом в регистр 7 итерации без смещения записывается значение Кода с выходов сумматора 6, если очередная цифра корня ноль, то следующим тактом в регистр итерации запись не производится. Управление записью в регистр итерации производится сигналом с выхода элемента ИЛИ 16 Если этот сигнал единица, то запись разрешена, если - ноль, то записи в регистр итерации 7 нет и он находится в состоянии памяти. Если значение /приближенного числа у1/ боль

ше подкоренного выражения, то изменния содержимого регистра итерации н происходит.

Подача значений конъюнкций очередных тактов на входы сумматора 6 про- изводится с помощью коммутатора 4 согласно с диаграммой коммутации.

Для рассматриваемого примера в последнем четвертом такте образуются конъюнкции 4,34,24,234,134,124. Пер- вый (входной) разряд регистра 2 аргумента в этих обозначениях имеет номер 4, следующий - номер 3 и т.д. согласно с представленной ранее схемой ввода. С выходов шифратора 3 произведений разрядов аргумента значения конъюнкции подаются на входы 32 коммутатора 4, который построен согласно с диаграммой коммутации На один из входов каждого элемента И коммутатора 4 подается значение соответствующей конъюнкции с выхода шифратора 3, на второй вход - сигнал управления соответствующего такта, в котором данная конъюнкция подключается к входу сумматора 6 данного разряда, на третий вход подается сигнал, обоз начающий показатель корня или степени. Выходы элементов И являются выходами 35 соответствующих разрядов коммутатора 4. Если значение сумматора меньше или, равно х, то вторым тактом производится запись значения выходного кода сумматора 6 в регистр 7 итерации и сдвиг в регистре 2 с записью единицы во входной разряд. С выходов регистра 7 итерации на входы сумматора 6 подается сумма предыдущего такта, где суммируется с конъюнкциями второго такта. На выходах сумматора 6 образуется сумма второго такта, которая сравнивается со значением х на схеме сравнения. Результат извлечения корня получается на выходе 23 последо-. вательно старшими разрядами вперед. Второй коммутатор 11 переключает значения показателей корня и степени с выходов регистров 10 и 9 по сигналу с выхода триггера 61 режима блока 19 управления. Если триггер 61 в единице, то передается код показателя корня, если в нуле, то - код показателя степени.

В режиме возведения в степень числа х,на входах 26 устанавливается код режима возведения в степень. Триггер 61 режима сигналом с выхода

5

0

5

.5

О

0

5

0

возведения в степень дешифратора 14 режима устанавливается в ноль, на входе разрешения записи регистра, 7 итераций, постоянно присутствует единица, и каждым тактом в него записывается код с вьгходов сумматора 6. При значении триггера 61 режима ноль регистр 2 аргумента работает на последовательный ввод числа X, подаваемого по входу 22 старшими разрядами вперед, где старший разряд х подает- ся при нулевом значении на выходе 39 и первым тактом записывается в регистр 2 аргумента. Образование . конъюнкций в тактах и подача их на сумматор 6 производится также, как и при извлечении корня, с той разницей, что выходное значение сумматора

6записывается в регистр 7 итераций каждым тактом и не зависит от выходного сигнала схемы 8 сравнения. Результат возведения в степень записывается в регистр 7 по г+1 такту и подается на выходы 21. В режиме вычисления корня из числа х в п-й степени сначала производится возведение числа X в степень за первый цикл в r+l тактов при значении триггера 61 режима, равном нулю. Затем во втором цикле

из г+1 тактов при значении триггера 61 режима, равном единице, произво- г дится вычисление корня т-й степени из числа х. При этом по первому такту второго цикла результат ния в степень х с выходов регистра

7итераций записывается во второй группе входов в регистр 1 подкоренного значения. Затем во втором цикле производится процесс извлечения корня из числа х , а сравнение выходного значения сумматора 6 производится не с X, а с х. Результат выдается последовательно старшими разрядами вперед по выходу 23.

Работа блока 19 управления. По шинам 38 на блок 19 управления подается код разрядности, который поступает на дешифратор 59 тактов. Выходы дешифратора 59 тактов соединены с управляющими входами коммутатора 58, чем определяется подключение соответствующего разряда регистра - распределителя 56 к выходу коммутатора 58. Пусть триггер 60 запуска и регистр 56 тактов в нуле. Первым тактом после снятия сигнала установки включается в единицу триггер 60 запуска, на выходе 23 образуется первый разряд

корня. Вторым тактом в первьм разряд регистра 56 записывается единица, на выходе 23 образуется второй разряд корня. Далее единица продвигается в регистре 56 каждым следующим тактом до тех пор, пока она не появится на выходе коммутатора 58 в виде г-состояния, которое подается на К-вход триггера .60 запуска и на С- вход триггера 1 режима. По г+1 такту триггер 60 запуска переходит в ноль, обнуляется регистр 56 тактов, следующим тактом начинается новый цикл. Триггер 61 в режиме извлечения корня постоянно включен в единицу, а в режиме возведения в степень - в ноль. Режим извлечения корня из числа в степени п содержит два цикла - цикл возведения в степень, при котором триггер 61 режима в нуле, и цикл извлечения корня, при котором триггер 61 режима в единице. Триггер 61 переключается в единицу после окончания первого цикла отрицательным фронтом г-состояния с выхода коммутатора 58, т.е. под действием г+1 такта. При первом такте второго цикла будет уже режим извлечения корня, аналогично при переключении триггера 61 режима из единицы в ноль. При смене режимов из режима извлечения корня в режим извлечения корня из числа в степени HJOKHO предварительно по- дать сигнал установки на вход 37 ,или провести смену через подачу кода режима возведения в степень с тем расчетом, чтобы триггер 61 режима в исходном состоянии был в нуле. .При всех остальных переходах из режима в режим достаточно установки кода режима на входах 26.

Формула изобретения

гистра подкоренного значения соединен Устройство для вычисления «45 выходом второго элемента И, первый ,

вход которого соединен с выходом признака извлечения корня дешифратора режима, второй вход второго элемента И соединен с выходом управления реных функций, содержащее регистр аргумента, дешифратор, шифратор показателя степени, сумматор, шифратор произведений разрядов аргумента и первьй коммутатор, причем выходы дешифратора50сеймом блока управления, тактовый вы- соединены с входами шифратора показа-ход которого соединен с входом шифра- теля степени, выходы которого соёди-тора номера такта, выход которого иены с управляющими входами первогосоединен с управляющим выходом перво- KONfMyTaTopa, информационные входы ко--го коммутатора, выход которого сое- торого соединены с выходами шифрато- 55Д с первым информационным входом ра произведеиий разрядов аргумента,сумматор:а, второй информационный входы которого соединены с выходамивход которого соединен с выходом ре- разрядов регистра аргумента, о т -гистра итерации, вход разрешения за- л и ч а ю щ е е с я тем, что, с це-писи которого соединен с выходом элелью расширения класса решаемых задач за счет вычисления корня га-степени, в него дополнительно введены регистр показателя корня, второй коммутатор,

дешифратор режима, шифратор номера такта, схема сравнения, регистр итераций, регистр подкоренного значения, два элемента И, элемент ИЛИ и блок управления, причем входы значений показателя степени и показателя корня устройства соединены с информационными входами регистра показателя степени и регистра показателя корня соответственно, выходы регистра показателя степени и регистра показателя корня соединены с первым и вторым информационными входами второго коммутато- ра соответственно, выход второго коммутатора соединен с входом дешифратора, управляющий вход второго коммутатора соединен с входом разрешения записи регистра аргумента, с первым входом первого элемента И, с первым инверсным входом элемента ИЛИ и с выходом управления режимом блока управления, выход разрешения вычисления которого соединен с входами разрешения записи регистра подкоренного значения, регистра итерации, регистра показателя степени, регистра показателя корня и входом сброса регистра аргумента, вход разрешения сдвига которого соединен с выходом схемы сравнения, первый вход которой соединен с выходом сумматора, второй вход схемы сравнения соединен с выходом регистра подкоренного значения, первый и второй информационные входы которого соединены с выходами регистра итерации и входом подкоренного значения устройства соответственно, вход управления записью по первому и второму информационным входам ревход которого соединен с выходом признака извлечения корня дешифратора режима, второй вход второго элемента И соединен с выходом управления ресеймом блока управления, тактовый вы- ход которого соединен с входом шифра- тора номера такта, выход которого соединен с управляющим выходом перво- го коммутатора, выход которого сое- Д с первым информационным входом сумматор:а, второй информационный вход которого соединен с выходом ре- гистра итерации, вход разрешения за- писи которого соединен с выходом эле15

мента ИЛИ, второй вход которого соединен с выходом первого элемента И, входы установки в начальное состояние запуска и числа тактов блока управления являются одноименными входа ми устройства, входы задания режима извлечения корня и возведения в степень блока управления соединены с соответствующими выходами дешифратора режима, вход которого является входом задания режима устройства, выход значения корня устройства соединен с выходом схемы сравнения, вхо аргумента устройства подключен к информационному входу регистра аргумен та, выход результата возведения в степень устройства соединен с вьгходо регистра итерации, причем блок управления содержит триггер запуска, триггер режима, регистр тактов, дешифратор тактов, коммутатор, элемент И, элемент ИЛИ, элемент И-НЕ и генератор тактовых импульсов, причем вход числа тактов блока управле- I НИН соединен с входом дешифратора

тактов, вход которого соединен с управляющим входом коммутатора, информационные входы которого соединены

с выходами разрядов регистра тактов с тактовым выходом блока управления и входами элемента И-НЕ, выход которого соединен с последовательным информационным входом регистра тактов.

0 5

0

0

5

12016

вход сброса которого соединен с выходом триггера запуска и выходом разрешения вычислений блока управления, вход установки в начальное состояние которого соединен с входом сброса триггера установки, I и К входы которого соединены соответственно с входом запуска блока управления и выходом коммутатора, входы кодов операций извлечения корня и возведения в степень блока управления соединены соот-- ветственно с входами сброса триггера режима и первым входом элемента ИЛИ блока управления, второй вход которого со,единен с выходом элемента И блока управления, первый инверсный и второй входы которого соединены с вхо- дом кода операции извлечения корня блока управления и входом установки в начальное положение блока управле-, ния соответственно, выход триггера режима является выходом управления режимом блока управления, инверсный выход триггера режима соединен с информационным входом этого триггера,

.а инверсный синхронизирующий вход сое- соединен с выходом коммутатора, выход генератора тактовых импульсов соеди нен с синхронизирующими входами регистра показателя степени, ре1истра показателя корня, регистра аргумента, , регистра промежуточного значения, регистра подкоренного значения и регистра тактовых импульсов.

19

С

2

л

J5

55

tЛ

58

J5

Залуск

«/

/у--

у/7/ У,

2

Ух

о

Ж

-Ь

с61

40

ТР

60

-;

W

Г

61

55

Составитель С. Куликов Редактор О. Бугир Техред Л. Сердюкова, Корректор

Заказ 7267/47 Тираж 670 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4

Синхр

39

фигА

Устройство может быть применено в специализированных цифровых вычислителях для извлечения корня и возведения в степень двоичных чисел. Устройство позволяет расширить класс решаемых задач за счет возможности вы- числения выражений вида -Jx, хУ х Устройство содержит регистр подкоренного выражения, регистр аргумента, шифратор произведений разрядов аргумента, первый коммутатор, вход управления записью по первому и второму информационньм входам регистра подкоренного значения, сумматор,. регистр итерации, схему сравнения, регистр показателя степени, регистр показателя корня, второй коммутатор, дешифратор, шифратор показателя степени, дешифратор режима, шифратор номера такта, элемент Ш1И, первый элемент И, второй элемент И, блок управления, вход подкоренного значения устройства, выход результата возведения в степень устройства, вход аргумента устройства, входы показателя степени корня режима устройства,информационный вход регистра аргумента,входы сброса,разрешения сдвига, разрешения записи регистра аргумента, выход регистра аргумента, информационный, управляющий входы первого коммутатора, выход коммутатора, вход запуска, установки в начальное положение числа тактов устройства, вы- выход разрешения вычислений, управле- 5 ния режимом, тактовые входы признака i извлечения корня и возведения в ста- I пень блока управления. 4 ил. (Л