1
128
Изобретение относится к импульсной технике и может быть использовано при разработке универсальных ЦВМ.
Целью изобретения является повышение надежности за счет упрощения.
На чертеже представлена принципиальная схема заявленного устройства.
Одноразрядный компаратор на МДП- ранзисторах содержит последовательую цепочку первого и второго транзисторов 1,2 первого типа, к стоку торого транзистора подключены стоки ретьего и четвертого транзисторов 3, 4 второго типа соответственно,пятый5
естой транзисторы 5, 6 первого типа соединены последовательно,сток шестого транзистора 6 подключен к стокам седьмого, восьмого транзисторов 7, 8 второго типа, истоки первого, пятого транзисторов 1, 5 подключены к первой шине 9 питания, истоки третьего, восьмого транзисторов 3, 8 подключены к второй шине 10 питания, стоки второго и шестого транзисторов 2, 6 подключены к первой и второй выходным шинам 11, 12 соответ- ственно, затворы первого, четвертого транзисторов 1s подключены к первой входной шине 13, затворы пятого,, седьмого транзисторов 5, 7 подключены к второй выходной шине 14, затворы второгоJ третьего и шестого, восьмого транзисторов 2, Зэ 6, 8 попарно соединены истоки девятого 15, десятого 16 транзисторов второго типа подключены к второй шине 10 питания, затворы девятого и десятого транзисторов 15; 16 подключены к первой к второй входным шинам 13, 14, а стоки девятого и десятого транзисторов i5j 16 подключены к истокам четвертого и седьмого транзисторов 4, 7 соответственно, третья выходная шина 17 подключена к затворам шестого, восьмого транзисторов 6, 8, истокам первогоJ девятого транзисторов 1, 15, четвертая выходная шина 18 подютючена к затворам второго, третьего транзисторов 2, 3 и стокам пятого, десятого транзисторов 5,16,
Устройство работает следующим образом.
На пганы 9, 10 подключаются плюс и . минус источников питания соответственно. Потенциалы плюса и VraHyca источника питания принима72
ются соответственно за 1 и О. Входные сигналы подаются на шины 13 и 14. На транзисторах 1, 15 и 5, 16 образованы инверторы для этих сигна- лов с выходными шинами 17, 18. Одновременно транзисторы 1 и 5 являются транзисторами, входящими в схемы элементов ИЛИ-НЕ с выходными шинами 11, 12. Транзисторы 4, 7 предназначены ДД1Я развязки соответствующих инверторов и элементов ИЛИ-НЕ. Если принять сигналы, приходящие соответственно на шины 13 и 14, в логическом обозначении за сигнал А и Б, то на
..
шинах 11 и 12 будут выполняться функции А.В и А Б.
Предлагаемое устройство содержит два транзистора меньше чем известное. Кроме того, предлагаемое устройство развязывает электрически входные и вьпсодные сигналы, т.е. не использует двунаправленных ключевых элементов, что повышает нагрузочную способность о
Формула изобретения
Одноразрядный компаратор на МДП- транзисторах, содержащий последова-- тельную цепочку первого и второго транзисторов первого типа, к стоку второго транзистора подключены стоки
третьего и четвертого транзисторов второго типа, пятый, шестой транзисторы первого типа соединены последовательно, сток шестого транзистора подключен к стокам седьмого, восьмого транзисторов второго типа, истоки третьего и восьмого транзисторов подключены к второй шине питания, стоки второго и шестого транзисторов подключены к первой и второй выходным шинам соответственно, затворы первого и четвертого транзисторов подключены к первой входной шине, затворы пятого и седьмого транзисторов подключены к второй входной шине, затворы второго, третьего, шестого и восьмого транзисторов попарно соединены, истоки девятого и десятого транзисторов второго типа подключены к второй шине питания,
затворы девятого и десятого транзисторов подключены к первой и второй входным шинам соответственно, отличающийся тем, что, с целью повьшения надежности, стоки
девятого и десятого транзисторов подключены к истокам четвертого и седьмого транзисторов соответственно, третья выходная шина подключена к затворам шестого и восьмого транРедактор М.Циткина
Заказ 7728/58Тираж В95 Подписное
ВНИШШ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4
зисторов и стокам первого и девятого транзисторов, етвертая выходная шина подключена к затворам второго и третьего транзисторов и стокам пятого и десятого транзисторов.
Составитель Н.Маркин
Техред И.Попович Корректор В.Бутяга
название | год | авторы | номер документа |
---|---|---|---|
Одноразрядный двоичный сумматор | 1983 |
|
SU1149249A1 |
Устройство сравнения на МДП-транзисторах | 1985 |
|
SU1365351A1 |
Усилитель считывания (его варианты) | 1983 |
|
SU1137923A1 |
Формирователь адресных сигналов | 1982 |
|
SU1049967A1 |
Логический элемент на КМДП-транзисторах | 1985 |
|
SU1262721A1 |
Буферный усилитель (его варианты) | 1983 |
|
SU1112409A1 |
Формирователь импульсов | 1987 |
|
SU1431054A1 |
Управляемый мажоритарный элемент | 1982 |
|
SU1069167A1 |
Операционный усилитель | 1988 |
|
SU1536503A1 |
Полусумматор на МДП-транзисторах | 1981 |
|
SU1008909A1 |
Изобретение относится к импульсной технике. Может быть использовано при разработке универсальных ЦВМ. Целью изобретения является повьшение надежности за счет упрощения. Введены 1/овые функциональные связи, что позволило достичь поставленную цель. Эффективность устройства по сравнению с прототипом заключается в том, что он содержит на два транзистора меньше. Кроме того, предлагаемое устройство развязывает электрически входные и выходные сигналы, т.е. не использует двунаправленных ключевых элементов, что повышает нагрузочную способность. 1 ил. (Л с N) 00 sl N9 Од
Титце У | |||
и др | |||
Полупроводниковая схемотехника | |||
М.: Мир, 1982, с | |||
Катодная трубка Брауна | 1922 |
|
SU330A1 |
Способ изготовления электрических сопротивлений посредством осаждения слоя проводника на поверхности изолятора | 1921 |
|
SU19A1 |
Авторы
Даты
1987-01-30—Публикация
1985-04-01—Подача