Устройство для вычисления функции Советский патент 1987 года по МПК G06F7/544 

Изобретение относится к вычислительной технике и может быть исполь зовано в информационно-измерительных и управляющих системах при выполнении функциональных преобразований в реальном масштабе времени.

Цель изобретения - повьшение точности воспроизведения функции при заданных объемах памяти за счет увеличения числа узловых точек значений функции.

На фиг.1 представлена функциональная схема устройства для вычисления функции; на фиг.2 - алгоритм функционирования устройства; на фиг.З - схема блока управления; на фиг.4 - схема узла тактирования; на фиг.З - пример задания функции У F (х).

S - значения постоянных прира1це- ний, которым соответствуют приращения адресов В ,, В. , . .

В„ (г 9,

); q. - разность приращений функ10

ций у на i -м и i-1-м интервале, т.е. q. S,- б, ; приращение адресов при смене Ь ; RJ - разность приращений адресов на i -м и i-1-м интервале, т.е. R,- (d ).

Эти номера i in,m-l , . . . ,2,1 ,0 являются содержимым счетчика 1 интервалов, причем при переходе к новому интервалу/блока 9 управления выдает сигнал вычитания единицы из содержимого счетчика 1 интервалов. Величины R;, составляют содержимое блока 11 памяти прирапдений аргумента, причем адресом для этого блока памяти является унитарньй код (порядковый номер Устройство для вычисления функции 20 1, полученный после дешифратора 2). содержит счетчик 1 интервалов, дешиф- Для сокращения объема блока 11 памя 5

ратор 2, первый шифратор 3 адреса., блок 4 памяти приращений функции, первый буферный регистр 5, первьш сумматор 6, первьш регистр 7 итера- ций, регистр 8 результата, блок 9 управления, второй шифратор 10 адреса блок 11 памяти приращений аргумента, второй буферный регистр 12, второй сумматор 13, второй регистр 14 итерации, счетчик 15 адреса.

Блок 9 управления содержит первый 16 и второй 17 входы задания режима тактирования, первый 18 и второй 19 входы задания режима приращения аргумента, вход 20 запуска, элемент 2 задержки, генератор 22 импульсов, шифратор 23 управления, первый регистр 24 состояния, группу элементов И 25, второй .регистр 26 состояния, дешифратор 27 управления узел 28 тактирования, второй 29 и первый 30 элементы ИЛИ, первьм 31 и второй 32 триггеры,. второй 33 и первый 34 элементы И.

Узел 28 тактирования содержит первый 35 и второй 36 элементы ИЛИ,

первый 37 и второй 38 И, третий 39 и четвертью 40 элементы И пятьш 41, шестой 42, седьмой 43, восьмой 44 элементы И, третий 45 и четвертьй 46 элементы ИЛИ, первый 47 и второй 48 элементы НЕ.

Устройство функционирует следующим образом.

На Лиг.5 представлен пример графика воспроизводимой функции у , F (х), где обозначено: S,, Ь

S - значения постоянных прира1це- ний, которым соответствуют приращения адресов В ,, В. , . .

В„ (г 9,

); q. - разность приращений функ

ти приращений аргумента в нем хранятся только различные R; (не равные друг, другу , поэтому выходы дешифра- тора 2,, адресуемые к одному и тому же значению V. , объединяются вторым шифратором lO.

Аналогично в блоке 4 памяти приращения функции хранятся различные значения 1 йзностей от приращений функций 8, ,,S.- -.&h. Т -е- q,, 5, ,

i q.

q, -&Л 3 3 -5, ., q, .-i,Хотя закон смены приращений адресов и изменения заданной функции опреде- ляется видом самой функции F(x) величины изменения значения функции и изменения адреса практически всегда не . совпадают по значениям ,Гсовпаде- ния могут быть лип1ь на тех участках, где производная функции равна величине изменения адресов аргумента) , поэтому выходы дешифратора 2 первым шифратором 3 объединяются по свое- му правилу, в общем случае отлично- . му от правила второго шифратора 10 для заданной функции реального времени. I

Работа устройства осуществляет- ся в строгой алгоритмической последовательности (фиг.2). После сигнала Пуск по входу 20 блок 9 управления производит установку всех регистров Рг 5,7,8,12 и 14 и счетчи- ков Сч1, Сч15 в исходное (нулевое) Состояние (оператор А ). Затем из

о

числового блока 4 памяти приращений функции производится считьшание содержимого нулевого адреса (оператоpa A I и запись в счетчик 1. В нулевом адресе блока 4 памяти приращений функции хранится увеличенное на 1 количество интервалов функции F(x), а в нулевом адресе блока 11 памяти приращений аргумента - начальное значение у, котэрое, направляется в регистр 8 результата (оператор Ajj. Далее осуществляется проверка содержимого счетчика 15 адреса. Если-содер- жимое Сч15 равно нулю (это бьтает только в начале работы или в конце очередного интервала F(x) , то из содержимого счетчика 1 интервалов вычитается 1 (оператор А и осуще- ствляется параллельное считьшание из блоков 4 и 11 памяти с соответствующим выводом значений q и R. в буферные регистры 5 и 12 и затем также параллельно производится сумми- рование значений Рг5 + Рг7 и Рг12 + + Рг14 и вьшод результатов в Рг7 и Рг14 (операторы А,, - А,, и А - А Содержргмое Рг1 4 (количество отсчетов на данном i-м интервале) записы- вается в ,после чего производитс проверка, поступил ли запрос на выдачу очередного значения F(x) (оператор А.с;. Если запрос поступил, то производится вычисление значения у у +5,; (оператор значение счетчика,- хранящего количество отсчетов на ij-м интервале, уменьшается на 1 : ( Сч15-1) и производится сброс в нулевое состояние второго триггера блока 9 управления ((оператор А, после чего весь алгоритм повторяется с проверки содержимого счетчика 15 адреса.

Предлагаемое устройство может работать как с внутренним, так не., внешним тактированием за счет нали- .чия специальных входов 16 и 17. При работе с внутренним тактированием сигнал 1 на вход не подается, следовательно, первый триггер 31 устройства управления остается в нулевом состоянии и работа устройства управления осуществляется по алгоритму с прямым переходом от состояния aj к состоянию а. Если устройство для вычисления тактов предполагается использовать с внешним тактированием перед командой Пуск по входу 17 подается команда установки первого триггера 31 блока управления в состояние I. В последнем случае устройство может работать с переменным

интервалом fшагом вычисленияv Устройство управления имеет дополнителный вход 16 для внешнего сброса первого триггера 31 в О (внутренний сброс оператором производится автоматически в конце работы, А j,), что позволяет, используя входы 16, 17 и 19 работать также в режиме внешнего пуска, приостановки и продолжения счета с автоматическим тактировнием, начиная с любой промежуточной точки значения F (х),

Устройство вычисления функций работает в соответствии с алгоритмом (фиг.2), согласно которому блок 9 управления находится в ожидании сигнала внешнего тактирования (в данном случае временной метки, частота поступления которой может быть на несколько порядков ниже тактовой частоты работы блока управления) , после его получения из счетчика адреса 15 производится вычитание I. Если при этом расчет производится внутри i-ro интервала (содержимое счетчика отлично от нуля), то производится считьтание приращения q ., алгебраическое сложение его (сложение или вычитание с предьщущим значением функции, храняп;имся в первом регистре 7 итерации, и запись полученного значения в регистр 8 результата. В случае конца i -го интервала одновременно с процессом нахождения значения функции находится ве- личина очередного i+1-го интервала. Для этого также производятся операции, что и для V с блоком памяти приращений аргумента, вторым сумматором 13 и вторым регистром 14 итерации, после чего новое значение интервала в параллельном коде за- письшается на счетчик 15 адреса, а из счетчика 1 интервалов вычитается 1 для изменения номера интервала. Затем в блоке управления производит-v ся npoBepKaj не появился ли сигнал окончания и является ли этот сигнал окончания признаком завершения программы расчета всех значений функции, тогда производится начальная установка триггера внешнего тактирования Если прерьшание является внешним сигналом, устройство переходит в режим ожидания следующего поступления сигнала /лх, сохраняя содержимое всех регистров памяти и счетчиков.

5

Блок 9 управления функционирует в следующей последовательности. По сигналу Пуск первый и второй регистры состояний устанавливаются в исходное (нулевое) состояние, через задержку производится запуск генератора 22 импульсов, По первому сигналу генератора 22 импульсов осуществляется опрос дешифратора 27 управления и узел 28 тактирования формирует соответствующие кома1-щы управления А. и сигнал перехода блока управления из нулевого в следующее состояние в полном соответствии с алгоритмом. Следующим во времени импульсом Т производится перезапись a(t-(-l) в a(t), т.е. из Рг24 содержимое переносится в Рг26 Второй импульс Т генератора повторяет процедуру работы блока управ - ления уже с первого состояния.

На фиг,3 введены следующие обозначения:

Т, лх - триггеры с кодовыми входами для установки признака Внешнее тактирование (Т) и поступления

дх В51ешнего такта очередного изменения х; , Т, - синхронная пара импульсов, сдвинутых во времени так1-1м образом, что для одного и того же момента времени tt (t)rt лг (t) 0 ;

a(t), - состояния блока 9 управ- a(t+l) ления и настоящий и последующий t+1 основной (т) такт времени; Ад,А, - выходные команды блока

А,

.

9

управления;

Рг a(t) и- четырехразрядные регист- Рг a(t+.l) ры;

t а; - выходы дешифратора.

Блок из восьми двухвходовых элементов И служит для переписи содержимого Рг а (t+1) в Рг a(t)., а шифратор - для преобразования унитарного (а ,а,,..,, аv) кода состояния блока 9 управления в двоичньй позиционный код состояния а (t+l).

Устройство может иметь различные варианты исполнения, в частности для расчета приращений вместо регистров, и сумматоров может быть использован микропроцессор.90305-6

Формула изобретения

Устройство для вычисления функции, -содержащее дешифратор, первьш

г шифратор адреса, блок памяти приращений функции, первый буферный регистр,, первый сумматор, первый регистр итерации и регистр результата, причем выход дешифратора соединен с

JQ входом первого шифратора адреса, выход которого соединен с адресньм входом блока памяти приращений функции выход которого соединен с информационным входом первого буферного ре-;

15 гистра 3 выход которого соединен с входом первого слагаемого первого сумматора, выход которого соединен с информационными входами первого ре гистра итерацш и регистра результа20 та выход которого является выходом значения функции устройства, выход первого регистра итерации соединен с входом второго слагаемого первого сумматора, отличающееся

25 тем, что5 с целью повьш гения точности воспроизведения функции при заданных объемах памяти за счет увеличения числа узловых точек значений функции, в него введены счетчик ин-30 тервалов, счетчик адреса, блок памяти приращений аргумента, второй шифратор адреса, второй буферный регистр, второй сумматор, второй регистр итерации и блок управления,

j причем выход первого буферного регистра соединен с инфо.рмационным входом счетчика интервалов, выход которого соединен с входом дешифратора, выход которого соединен с вхо40 дом второго шифратора адреса, выход которого соединен с адресным входом бхюка памяти приралцений apryi ieHTa, вьосод которого соединен с информа- циопньм входом второго буферного ре45 гистра, выход которого соединен с информационным входом регистра результата и входом первого,слагаемого сумматора, выход которого соединен с информационньм входом

50 второго регистра итерации, выход которого соединен с входом второго слагаемого второго сумматора и информационны- входом счетчика адреса, .вькод которого соединен с входом

55 разрешения вычислений на интервале блока управления, вход останова которого соединен с выходом счетчика j интервалов, вход запуска устройства соединен с однонменньм входом блока

управления, первый и второй входы задания режима тактирования устройства соединены с одноименными входами блока управления, первый и второй входы задания режима приращения аргумента устройства соединены с одноименными входами блока управления , первый тактовый выход блока управления соединен с входами сброса счетчика интервалов, счетчика адреса, первого и второго буферных регистров, первого и второго регистров итерации и регистра результата, второй тактовый выход блока управления соединен с входом разрешения записи счетчика интервалов, третий тактовый выход блока управления соединен с входом разрешения записи регистра результата, четвертый так- товьй выход которого соединен со стробируюш,ш входом первого регистра итераций, пятый тактовый выход блока управления соединен с входом . вычитания счетчика адреса, шестой тактовый выход блока управления соединен с входом вычитания счетчика интервалов, седьмой и восьмой тактовые выходы блока управления соединены со стробирующими входами соответственно первого и второго буферных регистров, девятый и десятый тактовые выходы блока управления соединены со стробирующими входами соответственно первого и второго cy п- aтopoв одиннадцати и двенадцатый тактовые выходы блока управления соединены с входами разрешения записи соответ- ств енно первого и второго регистров .итерации, тринадцатый тактовый вы- ход блока управления соединен с входом разрешения записи счетчика адреса, причем блок управления содержит два регистра состояния, дешифратор управления, шифратор управления, группу элементов И, элемент задержки, генератор импульсов,два .элемента ИЛИ, два элемента И, два триггера, и узел тактирования, содержащий четыре элемента ИЛИ, восемь элементов И и два элемента НЕ, причем вход запуска блока управления соединен с входами сброса первого и второго регистров состояния и через элемент задержки - с входом запуска генератора импульсов, первый выход которого соединен со строби- рующим входом дешифратора управления, выход признака сброса устройст

,

2903058

ва которого соединен с первым тактовым выходом блока управления, первый и второй выходы признака начальной установки дешифратора управления сое- с динены соответственно с вторым и третьим тактовыми выходами блока управления, выход признака разрешения вычислений на интервале дешифратора управления соединен с первым

10 входом первого элемента ИЛИ узла тактирования, выход признака внешнего тактирования дешифратора управления соединен с первым входом второго элемента., ИЛИ узла тактирования, выход

is признака переменного шага приращений

дешифратора управления соединен с

первьми входами первого и второго

элементов И узла тактирования,выход

признака разрешения вычислений на

20 интервале дешифратора управления

соединен с вторым входом первого элемента РШИ узла тактирования, выход признака останова вычислений дешифратора управления соединен с первым

входом третьего элемента И и с пер- вьм входом четвертого элемента И узла тактирования, выход признака внешнего тактирования дешифратора управления соединен с вторым входом

30 второго элемента РШИ узла тактирова ; НИН, выход первого элемента ИЛИ узла ; тактирования соединен с первыми входами пятого и шестого элементов И этого узла, второй вход пятого эле35 мента И узла тактирования соединен через первый элемент НЕ этого узла с выходом первого элемента И блока управления и вторым входом шестого элемента И узла тактирования, выход

40 второго элемента ИЛИ узла тактирования соединен с первьми входами седьмого и восьмого элементов И этого узла, вторые входы седьмого и восьмого элементов И соединены соответственно с прямым и инверсным выходами первого триггера блока управления, вторые входы первого и второго элементов И узла тактирования соединены соответственно с прямым и ин50 версным выходами второго триггера блока управления, выходы седьмого и восьмого элементов И узла тактирования соединены с первыми входами третьего и четвертого элементов ИЛИ

55 этого узла соответственно, вторые входы третьего и четвертого элемен- тов ИЛИ узла тактирования соединены . соответственно с выходами восьмого

45

у 1

и девятого элементов И этого узла, второй вход третьего элемента И узла тактирования соединен через второй элемент НЕ этого узла с вторым входом четвертого элемента И этого узла и выходом второго элемента И блока управления, выходы четвертого элемента ИЛИ и четвертого элемента И узла тактирования соединены соответственно с первыми входами первого и второго элементов ИЛИ блока управления, выходы пятого элемента И, шестого элемента И, третьего ИЛИ, четвертого элемента ИЛИ, третьего элемента И, четвертого элемента И узла тактирования соединены с выходами шифратора управ ления, выходы которого соединены с информационными входами первого регистра состояний, выходы разрядов которого соединены с первыми входами соответствующих элементов И груп пы, вторые входы которых объединены и соединены с вторым выходом генера тора импульсов, выходы элементов И

90305

группы соединены с информационными входами второго регистра состояний, выход которого соединен с вхОдом дешифратора управления, первый и втос рой входы задания режима тактирования блока управления соединены с вторым входом второго элемента ИЛИ блока управления и входом сброса первого триггера блока управления соответст10 венно, первый и второй входы задания режима блока управления соединены с вторым входом первого элемента ИЛИ и входом сброса второго триггера блока управления соответственно, J5 вход разрешения вычислений на интервале и вход останова блока управления соедине с входами первого и второго элементов И блока управления соответственно, с первого по тринад20 цатый выходы дешифратора управления соединены с первого по тринадцатью тактовыми выходами блока управления и с первого по тринадцатьм входами

шифратора управления. 25

Cns

rg n

AoAi...Ai3

Сг15 Т 7 ЛХ ЛХ

flS

Изобретение относится к области вычислительной техники и может быть использовано как функциональный .преобразователь в реальном масштабе времени. Целью изобретения является повьшение точности воспроизведения значений функции при заданных объемах памяти за счет увеличения числа узловых точек значением функции. Устройство для вычисления функ-. ции содержит счетчик 1 интервалов, дешифратор 2, первый шифратор 3, блок 4 памяти приращения функции, первый буферный регистр 5, первьй сумматор 6, первый регистр 7 итерации, регистр 8 результатов, блок 9 управления, второй шифратор 10, блок II памяти приращения аргумента, второй буферный регистр 12, второй сум- матор 13, второй регистр 14 итерации, счетчик 15 адреса. В блоках 4 и 11 памяти хранятся принципиально различные значения приращения функции и аргумента. Восстановление значения функции происходит суммированием величин приращения и предьщу- щего значения функции. 5 ил. (Л е 21 о сд

iV-FW