Адаптивное устройство микропрограммного управления Советский патент 1987 года по МПК G06F9/22 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве управляющего устройства специализированных ЭВМ, применяемых для управления сложными системами.

Цель изобретения - повьшение быстродействия устройства.

На чертеже представлена функциональная схема адаптивного микропрограммного устройства управления.

Устройство содержит регистр 1 адреса, первый дешифратор 2, первый блок 3 памяти микрокоманд, регистр 4 логических условий, первую группу элементов И, буферный регистр 6, вторую группу 7 элементов И, регистр 8 фиксации выполнения микропрограмм, третью группу 9 элементов И, элемент 10 ИЛИ-НЕ, генератор 11 тактовых импульсов, второй элемент 12 задержки, второй счетчик 13 адресов, третий- дешифратор 14, третий блок 15 памяти микрокоманд, схему 16 сравнения, сумматор 17, пятую группу 18 элементов И, первый счетчик 19 адресов, второй дешифратор 20, второй блок 21 дамяти микрокоманд, третий элемент 22 НЕ, пятый элемент 23 И, четвертую группу 24 элементов И, шифратор 25, счетчик 26 микрокоманд, третий элемент 27 И, первый элемент 28 И, первый элемент 29 НЕ, четвертьй элемент 30 И, второй элемент 31 НЕ, первый элемент 32 задержки, второй элемент 33 И, первый вход 34 устройства,второй вход 35 устройства, первый 36, второй 37 и третий 38 выходы устройства.

Первый вход регистра 1 адреса предназначен для записи в регистр адреса первой команды, с которой начинает работать устройство, второй вход - для установки в О регистра адреса, третий вХод - для записи в регистр адреса о ередной команды из буферного регистра 6, выход - для задания адреса в блоке 3.

Первый вход перво-го счетчика 19 адресов предназначен для установки его в О, второй вход - для записи адреса очередной микрокоманды из комбинационного сумматора, третий вход - для записи адреса первой микрокоманды при выполнении очередной команды устройством, четвертый вход для увеличения адреса на единицу при естественном выполнении очередной

5

0

5

микрокоманды. Выход обеспечивает задание адреса очередной микрокоманды во втором запоминающем блоке 21 и подачу его на вход комбинационного сумматора 17.

Первый вход второго счетчика 13 адресов предназначен для записи в него адреса первой микрокоманды при выполнении микропрограммы линейного участка программы, второй вход - для увеличения его содержимого на единицу при срабатывании схемы 16 сравнения, третий вход - для установки его в О. Выход обеспечивает задание адреса очередной микрокоманды, хранящейся в блоке 15.

Вход блока 3 предназначен для задания адреса очередной микрокоманды, выходы - для задания косвенного адреса очередной команды в буферном регистре 6, задания кода установки в

О регистра 1 адреса, задания кода проверяемых логических условий в регистре 4 логических условий, задания признака автономности текущей микрокоманды, задания номера текущей микропрограммы, задания начального а1дреса в третьем блоке 15.

Вход второго блока 21 памяти предназначен для задания адреса очередной микрокоманды, для задания сигналов микроопераций очередной микрокоманды, задания кода, управляющего вычитанием единицы из содержимого счетчика 26 микрокоманд и прибавлением единицы к содерзкимому первого счетчика 19 адресов, выдачи информации в регистр 8 фиксации выполнения автономных микропрограмм.

Вход третьего запоминающего блока 15 предназначен для задания адреса очередной мик| окоманды, для задания смещения относительно адреса выпол- 5 няемой икpo coмaнды, считанной из

второго запоминакщего блока 21, задания номеров микрокоманд относительно начала Е1Ыполняемой микропрограммы, при выполнении которой необходимо изменить адрес очередной микрокоманды второго блока 21.

0

5

0

0

Вход шифратора 25 предназначен для приема номера текущей микропро- граммы, первый выход - для задания в счетчике микрокоманд кода длины текущей микропрограммы, второй выход - для задания адреса первой микрокоманды текущей микропрограммы.

Первый вход комбинационного сумматора 17 предназначен для приема кода смещения из третьего блока 15, второй вход - для приема кода адреса очередной микрокоманды из первого счетчика 19 адреса, выход - для задания адреса .очередной микрокоманды во втором запоминающем блоке 21 при срабатьшании схемы 16 сравнения.

Третий элемент 27 И предназначен для выдачи единичного управляющего сигнала на первый элемент 28 И и первый элемент 29 НЕ при нулевом содержимом счетчика 26 микрокоманд Единичное значение управляющий сигнал на выходе третьего элемента 27 И может иметь в двух случаях (при нулевом содержимом счетчика 26 микрокоманд): прямые входы элемента 27 И соединены

с нулевыми выходами каждого из разря-20 микропрограммы, а в первый счетчик

ДОН счётчика 26 микрокоманд, инверсные входы элемента 27 И соединены с единичными выходами каждого из разрядов счетчика 26 микрокоманд.

Устройство работает следующим образом.

В исходном состоянии все триггеры и регистры кроме блоков памяти находятся в нулевом состоянии.

Работа устройства начинается с записи в регистр 1 адреса с входа 34 устройства адреса первой команды. Генератор 11 тактовых импульсов через второй элемент 12 задержки и четвертый элемент 30 И при получении разрешающего сигнала с выхода третьего элемента 27 И, соответствующего нулевому содержимому счетчика 26 микрокоманд, производит установку в О первого счетчика 19 адресов, второго счетчика 13 адресов, регистра 4 логических условий и буферного регистра 6, а также осуществляет пуск первого дешифратора 2. По сигналу первого дешифратора 2 с первого блока 3 памяти микрокоманд считывается слово, соответствующее первой, выполняемой микропрограмме команды

25

30

35

40

45

19 адресов - адрес с первой микрокоманды текущей микропрограммы.

Одновременно с пятого выхода пер вого блока 3 памяти микрокоманд во второй счетчик 13 адресов записывается первый адрес массива, хранящег информацию об изменении микропрограмм, входящих в объединенную микропрограмму линейного участка программы.

После считывания информации из первого блока 3 памяти микрокоманд импульс генератора 11 через элемент задержки 12 и 32, первый элемент 28 И открывает вторую группу 7 элементов И и разрешает перезапись информ ции с буферного регистра 6 на регис 1 адреса.

После считывания информации из первого блока 3 памяти микрокоманд и записи в счетчик 26 микрокоманд кода длины текущей микропрограммы либо кода длины объединенной микропрограммы его показания отличны от нуля, поэтому сигнал на выходе третьего элемента 27 И принимает нулевое значение и через первый элемент 29 НЕ открывает второй элемент 33 И

или первой выполняемой микропрограм- 50 через который следующий тактовый имме объединенной микропрограммы линейного участка программы. Сигналом с первого выхода первого блока 3 йамяти микрокоманд регистр 1 адреса устанавливается в нулевое состояние. Сигналом с второго выхода блока 3 памяти микрокоманд в буферный регистр 6 записывается косвенный адрес номера следующей микропрограммы. С

третьего выхода первого блока 3 памяти микрокоманд в регистр 4 логических условий записывается код проверяемых логических условий.

Одновременно сигнал, соответствующий номеру текущей микропрограммы либо номеру первой микропрограммы объединенной микропрограммы при выполнении программы линейного участка, с четвертого выхода первого бло- ка 3 памяти микрокоманд поступает через четвертую группу 24 элементов И, открытую разрешающим сигналом с выхода элементов 10 ИЛИ-НЕ вследствие нулевого состояния всех выходов третьей группы 9 элементов И, на вход шифратора 25. С выходов шифратора 25 в счетчик 26 микрокоманд записывается признак длины текущей

19 адресов - адрес с первой микрокоманды текущей микропрограммы.

Одновременно с пятого выхода первого блока 3 памяти микрокоманд во второй счетчик 13 адресов записывается первый адрес массива, хранящего информацию об изменении микропрограмм, входящих в объединенную микропрограмму линейного участка программы.

После считывания информации из первого блока 3 памяти микрокоманд импульс генератора 11 через элементы задержки 12 и 32, первый элемент 28 И открывает вторую группу 7 элементов И и разрешает перезапись информации с буферного регистра 6 на регистр 1 адреса.

После считывания информации из первого блока 3 памяти микрокоманд и записи в счетчик 26 микрокоманд кода длины текущей микропрограммы либо кода длины объединенной микропрограммы его показания отличны от нуля, поэтому сигнал на выходе третьего элемента 27 И принимает нулевое значение и через первый элемент 29 НЕ открывает второй элемент 33 И,

пульс генератора 11 запускает второй дешифратор 20 и третий дешифратор 14. Далее по каждому тактовому импульсу генератора 11 в соответст- ВИИ с адресом, записанным в первом счетчике 19 адресов из второго блока 3 памяти микрокоманд считываются микрокоманды выполняемой микропро- граммы, а в соответствии с адресом,

512

записанным во втором счетчике 13 адресов из третьего блока 15 памяти микрокоманд считываются слова. С выхода 37 второго блока 21 памяти микрокоманд считываются сигналы микро- операций, сигнал с второго выхода второго блока 21 памяти микрокоманд при открытом элементе 23 И увеличивает содержимое первого счетчика 19 адресов на единицу, кроме того, он уменьшает содержимое счетчика 26 микрокоманд на единицу. Сигналы с первого выхода третьего блока 15 памяти микрокоманд поступают на первые входы сумматора 17, на вторые входы которого поступает код адреса с первого счетчика 19 адресов, в результате суммирования этих кодов в сумматоре 17 формируется исполнитель ный адрес очередной микрокоманды.Сиг налы с вторых выходов третьего блока 15 памяти микрокоманд поступают на первые входы схемы 16 сравнения, на вторые входы которой поступает код с выхода счетчика 26 микрокоманд При совпадении этих кодов на выходе схемы 16 сравнения формируется управляющий сигнал на входы пятой группы 18 элементов И и исполнительный адрес микрокоманды через пятую груп- пу 18 элементов И с выхода сумматора 17 записывается в первый счетчик 19 адресов. Кроме того, управляющий сигнал с выхода схемы 16 сравнения увеллчивает содержимое второго счет- чика 13 адресов на единицу и через третий элемент 22 НЕ запрещает пере- сьтку единицы с второго выхода второго блока 21 памяти микрокоманд через пятый элемент 23 И на вход пер- вого счетчика 19 адресов. С приходом очередного тактового импульса с генератора 11 из второго блока памяти микрокоманд считывается микрокоманда по адресу, переписанному в первый счетчик 19 адресов из сумматора 17, а из третьего блока 15 памяти микрокоманд считывается командное слово и ячейки с номером, на единицу большим чем предьщущая. При несовпадении ко- дов, считьшаемых с второго выхода третьего блока 15 памяти микрокоманд и первого счетчика 19 адресов, элементы 18 И закрыты, вследствие чего исполнительный адрес выхода суммато- ра 17 в первый счетчик 19 адресов не переписьшается, третий элемент 22 НЕ открывает пятый элемент 23 И и управляющий сигнал с второго вЫхода вто7 6

рого блока 21 памяти микрокоманд увеличивает содержимое первого счетчика 19 адресов на единицу. При показаниях счетчика 26 микрокоманд, отличных от нуля, следующий тактовый импульс аналогично описанному осуществляет считывание микрокоманд из второго блока 21 памяти микрокоманд.

В процессе работ ы адаптивног;о микропрограммного устройства управления при получении на втором входе 35 устройства соответствующего сигнала с выходов элементов И первой группы 5 возможно изменение показаний буферного регистра 6,

После окончания выполнения очередной микропрограммы показание счетчика 26 микрокоманд равно нулю. При этом импульс генератора 11 через элементы 12 и 32 задержки, первый элемент 28 И и вторую группу 7 элементов И передает адрес номера следующей микрокоманды, соответствующий следующей микропрограмме или группе объединенных микропрограмм линейного участка программы с буферного регистра 6 на регистр 1 адреса.

Следз ющий импульс генератора 11 через второй элемент 12 задержки и четвертый элемент 30 И устанавливает в исходное состояние первый и второй счетчики 19 и 13 адресов соответственно, регистр 4 логических условий и буферньй регистр 6. Кроме того, осуществляется запуск- дешифратора 2, считывается очередное слово из первого запоминающего блока 3 и работа устройства осуществляется аналогично описанному.

В случае считывания из первого запоминающего блока 3 слова, содержащего код автономной микропрограммы либо код объединенной автономной мик- ропрогра имы, с четверных выходов первого блока памяти микрокоманд поступает код, соответствующий этой микропрограмме, на входы элементов 9 И. Однако эти элементы рстаются в закры- ,том состоянии, так как в регистре 8 фиксации вьшолнения автономных микропрограмм не записан код этой мик- poпpoгpaм ш. Поэтому работа устройства продолжается аналогично описанному. При выдаче из второго блока 21 памяти микрокоманд кода последней микрокоманды автономной микропрограммы на третьих выходах второго . блока 21 памяти микрокоманд появляется сигнал и в регистр 8 фиксации

выполнения автономных микропрограмм записывается соответствующий код.

При необходимости повторного выполнения этой микропрограммы управляющий сигнал с выхода регистра 8 фиксации выполнения автономных микропрограмм и сигнал с четвертых выходов первого блока 3 памяти микрокоманд откроют третью группу 9 элементов И и выдадут сигнал на третий выход устройства, обеспечивающи считывание из памяти результата выполненной автономной микропрограммы Кроме того, этот сигнал через первы элемент 10 ИЛИ-НЕ закрывает входы элементов 24 И четвертой группы,запрещая запись информации в шифратор 25. Так как счетчик 26 микрокоманд остается в нулевом состоянии, то следующий тактовый импульс генератора 11 через элементы 12 и 32 задержки, первый элемент 28 И и вторую группу 7 элементов И передает косвенный номер следующего слова первого блока 3 памяти микрокоманд в регистр 1 адреса. Дальше устройство работает аналогично описанному.

Формула изобретения

Адаптивное устройство микропрограммного управления, содержащее регистр адреса, первый дешифратор, первый блок памяти микрокоманд,регистр логических условий, первую группу элементов И, буферный регистр вторую группу элементов И, регистр фиксации микропрограмм, третью группу элементов И, элемент ИЛИ-НЕ, генератор импульсов, первьй элемент задержки, первый счетчик адресов, второй дешифратор, второй блок памяти микрокоманд, четвертую группу элементов И, шифратор, счетчик микрокоманд, с первого по четвертый элементы И, второй элемент задержки, первый и второй элементы НЕ, причем входы кода команды и признака начала команды устройства подключены соответственно к первой группе информационных входов регистра адреса и входу установки в О регистра фиксации микропрограммы, выход регистра адреса соединен с информаци- jонным входом первого дешифратора, выход которого соединен с адресным входом первого блока памяти микро- команд, выход признака сброса котоO

0

5

рого соединен с входом установки в О регистра адреса, выходы поля косвенного адреса первого блока памяти микрокоманд соединены с первой группой информационных входов буферного регистра,, выход поля логических условий первого блока памяти микрокоманд соединен с информационным входом регистра логических условий, выходы которого поразрядно подключены к первым входам элементов И первой груп- ,пы, выходы которых подключены к второй группе информационных входов буферного регистра, вторые входы эле- 5 ментов И первой группы соединены с входами внешних условий устройства, выходы буферного регистра поразрядно подключены к первым входам элементов И второй группы, выходы которых подключены к второй группе информационных входов регистра адреса, выходы поля микропрограммы первого блока памяти микрокоманд соединены с вторыми входами элементов И третьей группы, выходы поля адреса микропрограммы первого блока памяти микропрограмм соединены с первыми входами элементов И четвертой группы, вторые входы которых подключены к выходу элементов ИЛИ-НЕ, выходы элементов И четвертой группы соединены с входами шифратора, первый выход которого подключен к первому информационному входу первого счетчика адреса, второй 5 выход шифратора соединен с информационным входом счетчика микрокоманд, информационные выходы которого под- ключены к входам третьего элемента И, выход которого соединен с первыми входами первого и четвертого элементов И и с входом первого элемента НЕ, выход второго элемента задержки подключен к второму входу первого элемента И, выход которого соединен с вторыми входами элементов И второй группы, второй вход четвертого элемента И подключен к выходу первого и входу второго элементов задержки, выход четвертого элемента И соединен с входами сброса первого счетчика адреса, регистра логических условий буферного регистра и стробирующим входом первого дешифратора, выход первого элемента НЕ подключен к первому 5 входу второго элемента И, второй вход которого соединен с входом первого элемента задержки и выходом генератора импульсов, выход второго элемента

0

0

0

И подключен к стробирукщему входу второго дешифратора, информационный вход которого подключен к информационному выходу первого счетчика адреса, выход второго дешифратора подключен к адресному входу второго блока памяти микрокоманд, выход поля микропрограмм которого подключен к информационному входу регистра фиксации микропрограмм, выходы которого по- разрядно подключены к первым входам элементов И третьей группы, выходы которых подключены к входам элемента ИЛИ и соединены с выходами индикации выполняемых микропрограмм уст- ройства, выход поля операций второго блока памяти микрокоманд является управляющим выходом устройства, выход признака модификации второго бло- ка памяти микрокоманд соединен с вхо- дом второго элемента НЕ, выход которого подключен к счетному входу счетчика микрокоманд, отличающ е- е с я тем, что, с целью повышения быстродействия, оно содержит второй счетчик адресов, третий дешифратор, третий блок памяти микрокоманд, схему сравнения, сумматор, пятую группу элементов И, третий элемент НЕ, пятый элемент И, причем выход поля ад- рёса первого блока микрокоманд соединен с информационным входом второго счетчика адреса, вход сброса которого соединен с выходом четвертого

Редактор М.Бандура

Составитель А.Сошкин

Техред А.Кравчук Корректор Т.Колб

Заказ 7903/47Тираж 673.Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

элемента И, информационные выходы второго счетчика адресов соединены с информационным входом третьего.дешифратора, стробирующий вход которого, соединен с выходом второго элемента И, выход третьего дешифратора - с адресным входом третьего блока памяти микрокоманд, выход поля смещения которого соединен с первым входом сумматора, второй вход которого соединен с информационным выходом первого счетчика адреса, выход поля относительного адреса третьего блока памяти микрокоманд соединен с первым входом схемы сравнения, второй вход которой соединен с информационным выходом счетчика микрокоманд выход схемы сравнения подключен к счетно1 1у входу второго счетчика адреса, к вторым входам элементов И пятой группы и входу третьего элемента НЕ, выход сумматора соединен поразрядно с первыми входами элементов И пятой группы, выходы которых соединены с вторыми информационными входами первого счетчика адреса,выход третьего элемента НЕ соединен с первым входом пятого элемента И, второй вход которого соединен с выходом признака модификации второго блока памяти микрокоманд, выход пя- того элемента И соединен со счетным входом первого счетчика адреса.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве управляющего устройства специализированных ЦВМ, применяемых в системах автоматизированного управления. Цель изобретения - повышение быстродействия устройства. Устройство содержит регистр 1 адреса, первый дешифратор 2, первый блок 3 памяти микрокоманд, регистр 4 логических условий, первую группу 5 элементов И, буфер- ньш регистр 6, вторую группу 7 элементов И, регистр 8 фиксации выполнения автономных микропрограмм, тре- тью группу 9 элементов И, элемент 10 ИЛИ-НЕ, генератор 11 тактовых импульсов, второй элемент 12 задержки, второй счетчик 13 адресов, второй дешифратор 20, второй блок 21 памяти микрокоманд, схему 16 сравнения,сумматор 17, четвертую 24 группу элементов И, первый счетчик 19 адресов, третий дешифратор 14, третий блок 13 памяти микрокоманд, третий элемент 22 НЕ, пятый элемент 23 И, пятую группу 18 элементов И, шифратор 25, счетчик 26 микрокоманд, третий элемент 27 И, первый элемент 28 И,пер- .вый элемент 29 НЕ, четвертый элемент 30, второй элемент 31 НЕ, первый элемент 32 задержки, второй элемент 33 И. Поставленная цель достигается посредством сокращения времени выполнения микропрограмм на линейных участках. 1 ил. Л