Постоянное запоминающее устройство Советский патент 1988 года по МПК G11C17/00 

ее

О)

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в специализированных ЦВМ. Целью изобретения является уве- личение информационной емкости устройства, хранящего команды переменной длины. Поставленная цель достигается тем, что в устройство, содержащее блок памяти, регистр адреса, формирователь адреса с дешифратором, усилитель считывания, регистр числа и блок управления с соответствующими связями, дополнительно введены второй блок памяти, счетчик адреса, второй формирователь адреса с дешифратором, второй усилитель считывания, второй регистр числа, два регистра сдвига, шифратор, дешифратор, счетчик, два элемента ИЛИ, три элемента И с соответствующими связями, благодаря чему постоянное запоминающее устройство позволяет хранить и считывать команды переменной длиШ)1, записанные в накопителе плотно, без пропусков, что эквивалентно увеличению информационной емкости устройства. 1 ил. S (Л

4

ю

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано вспециализированных ЦВМ с повышенным уровнем внутреннего языка.

Целью изобретения является повы

шение информационной емкости устройства.

На чертеже представлена блок-схема предлагаемого устройства.

Постоянное запоминающее устройств содержит два блока 1,2 памяти, регистр 3 адреса, счетчик 4 адреса, два формирователя 5, 6, адреса, два усилителя 7, 8 считывания, два регистра 9, 10 числа, два регистра 11, 12 сдвига, шифратор 13, дешифратор 14, счетчик 15, два элемента ИЛИ 16, 17, три элемента И 18-20, блок 21 управления, выполненный по микропрограммному принципу, состоящий из мультиплексора 22, регистра 23 адреса м ик- рокоманд, блока 24 памяти микрокоманд, регистра 25 микрокоманд, дешифратора 26 микрокоманд, линии 27 за- задержки и группы схем И 28. Устройство имеет четыре входа 29-32 и два выхода -33, 34.

Устройство работает следующим образом.

В исходном положении регистры 3, 9-12, счетчики 4 и 15 обнулены, элементы И 18-20 закрыты, выходы-дешифратора 14 невозбуждены и шифратора 13 закрыты. Все входы устройства,- кроме четвертого входа 32, находятся в нулевом состоянии, на вход 32 устройства подаются тактовые импульсы.

Для выборки информации из постоянного запоминающего устройства на первый вход, 29 устройства подают адрес, команды (макрокоманды), а на второй вход 30 устройства подают сигнал обращения. Второй вход 30 устройства является первым входом блока 21 управления, который при отсутствии других входных сигналов фор1мирует последовательность микрокоманд первой микропрограммы, в результате чего в регистр 9 числа поступает команда (макрокоманда). С первого выхода регистра 9 числа, .первая часть 9-1 которого принимает код операции (макрооперации) , на первый выход 33 устройства поступает код операции (макрооперации) . Этот же код поступает и .

,на вход дешифратора 14. Если поступивший код (код операции) соответствует команде с адресной частью, укладьгоающейся в частях 9-2, 9-3 регистра 9 числа, то возбуя-сдается второй выход дешифратора 14, открывающий первую схему И 19 для адресной части, поступающей далее через первую схему ИЛИ 17 на второй выход 34 устройства. На этом работа устройства заканчивается. Если код перрой части 9-1 регистра 9 числа соответствует коду макрокоманды, то возбуждается

первый выход дешифратора 14, соединенный с вторым входом блока 21 управления В этом случае блок 21 управления вырабатывает вторлпо микропрограмму. В результате выполнения

цервой части второй MHKponporpaMivibi в регистр 10 числа записывается содержимое ячейки блока 2 памяти с адресом, поступившим на первый вход счетчика 4.адреса из второй части регистра 9 числа. Содержимое считанной ячейки помещается в первые две части 11-1 и 11-2 первого регистра 11

сдвига. Вторая часть ВТОРОЙ ,микропро- граммы повторяет первую с той разницей, что сигналом с девятого выхода блока 21 управления на счетный вход счетчика 4 адреса в последнем устанавливается адрес следующей ячейки блока 2 памяти и coдepл :иI юe этой ячейки записывается в третью часть 11-3 регистра 11 сдвига, а с восьмого выхода блока 21 управления управляющий сигнал в регистре 12 сдвига устанавливает 1 в младшем разряде,

Если начало считанной адресной части макрокоманды совпадает с границей считанного из блока 2 памяти первого слова, то в Третьей части 9-3 регистра 9 числа записьгоается нуль и первый адрес (операнд) из второй части 11-2 регистра 11 сдвига через первую схему ИЛИ 17 поступает на выход 34 устройства. В противном случае из третьей части 9-3 регистра 9- числа в

счетчик 15 записывается код фактического смещения качала первого адреса относительно границы.первого слова блока 2 памяти. Ввиду ненулевого содержимого открывается схема И 20 дл-я

тактовых импульсов, поступающих с четвертого входа 32 устройства на сдвигающие входы обоих регистров 11, 12 сдвига и реверсивный вход самого счетчика 15, Это продолжается до тех

пор, пока не обнулится счетчик 15, а регистры 11, 12 сдвига не сдвинутся на число разрядов, указанное в третьей части 9-3 регистра 9 числа. Тем самым первый адрес (операнд) команды оказывается в начале регистра 11 сдвига, откуда он поступает на второй выход 34 устройства, как если бы он находился на границе слова. При этом код, обозначающий вариант длины адреса и содержащийся в первой части 11регистра 11 сдвига, поступает на первый вход шифратора 13, на-выходе которого формируется код длины считыва- емого адреса. На этом вторая микропрограмма блока 21 управления заканчивает свою работу.

При возбуждении третьего входа. 31 устройства мультиплексор 22 формирует адрес третьей микропрограммы блока 21 управления, предназначенный для управления считыванием следующего адреса макрокоманды. При этом оба регистра 11, 12.сдвига сдвигают свое содержимое на длину предьщущего адреса (операнда), ставя начало очередного адреса (операнда) на границу выходного слова, который затем поступает на выход 34 устройства.

При переполнении второго регистра 12 сдвига на четвертый вход блока 21 управления поступает сигнал об освобождении третьей части 11-3 регистра 11 сдвига, формируется адрес четвер- той микропрограммы блока 21 управления. При этом перемещение информации в регистрах 11, 12 сдвига приостанавливается, из блока 2 памяти в регистр 10 числа и третью часть 11-3 регист- ра 11 сдвига .считывается следующее слово, после чего продолжается работа третьей микропрограммы до ее полного завершения.

Снятие сигнала обращения к устрой- ству приводит схему в исходное положение.

Таким образом, предлагаемое постоянное запоминающее устройство позволяет хранить и считьшать команды, записанные в накопителе плотно, бе пропусков, что эквивалентно з еличе- нию информационной емкости устройства.

Формула изобретения

Постоянное запоминающее устрой- . ство, содержащее блок памяти, регистр

адреса, первый формирователь адреса, первый усилитель считывания, первый регистр числа и блок управления, причем информационный вход регистра адреса является адресным входом устрой- 1ства, выход регистра адреса соединен с информационным входом первого формирователя адреса, выход которого соединен с адресным входом первого блока памяти, выход которого соединен с информационным входом первого уси- лителя считывания, выход которого соединен с информационным входом первого регистра числа, первый выход которого является первым выходом устройства, первый .вход блока управления является входом обращения устройства, первая группа выходов блока управления соединена с вторыми входами yn-i равления выходом регистра адреса, первого формирователя адреса, первого усилителя считывания и первого- регистра числа соответственно, а вторая группа выходов соединена с третьими входами начальной установки регистра адреса и первого регистра числа соответственно, отличающееся тем, что, с целью повышения информационной емкости устройства, в него введены второй блок памяти, счетчик адреса, второй формирователь адреса, второй усилитель считывания, второй регистр числа, первый и второй регистры сдвига, шифратор, дешифратор, счетчик, первый и второй элемент ИЛИ, первый, второй и третий элементы И, причем первый выход первого регистра числа соединен с информационным входом дешифратора, первый выход которого соединен с вторым входом задания режима работы блока управления, а второй выход соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого является вторым выходом устройства, второй выход первого регистра числа соединен с вторым входом первого элемента И и входом предварительной записи счетчика адреса, выход которого соединен с первым информационным входом второго формирователя адреса, выход которого соединен с адресным входом второго блока памяти, выход которого соединен с первым информационным входом второго усилителя считывания, выход которого соединен с первым информационным входом второго регистра

числа, выход которого соединен с первым и вторым информационными входами первого регистра сдвига, первый выход которого соединен с первым информационным входом шифратора, выход К9- торого соединен с первым входом второго элемента ИЛИ, выход , которого соединен с первым входом предварительной записи счетчика адреса, выход обратного переноса которого соединен с первым входом второго элемента И, выход которого соединен с вторым входом обратного счета счетчика, первым тактовым входом второго регистра сдвига и третьим тактовым входом пер- .вого регистра сдвига, второй выход которого соединен с вторым входом первого элемента ИЛИ, третий выход первого регистра числа .соединен с первым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, третья группа выходов блока управления соединена с вторым входом управления вы- ходом шифратора и четвертым входом -управления выходом первого регистра сдвига, четвертая группа выходов блока управления соединена с вторыми входами управления предварительной .записью счетчика адреса,BTopbiMJ. вхо

дами управления выходом второго формирователя адреса, второго усилителя считывания и второго регистра числа, выход второго регистра сдвига соединен с третьим входом задания режима работы блока управления, четвертый вход которого является третьим входом задания режима р-аботы

блока управления, пятый выход блока

управления соединен с. вторым входом третьего элемента И, шестая группа выходов блока управления соединена с третьими входами начальной установки

счетчика адреса и второго регистра числа, пятым входом начальной установки первого регистра сдвига, вторым, входом начальной установки второго регистра сдвига и третьим входом начальной установки счетчика, четвертый вход тактовых импульсов устройства соединен с вторым входом второго элемента И, третий вход которого соединен с седьмым выходом блока .управления, восьмой выход которого соединен с третьим входом управления записью логической единицы в младший разряд второго регистра сдвига,; а девятый выход блока управления соединен с четвертым счетным входом счетчика адреса.