v
название | год | авторы | номер документа |
---|---|---|---|
Устройство для контроля цифровых интегральных схем | 1978 |
|
SU943747A1 |
БЫСТРОДЕЙСТВУЮЩИЙ ПРЕЦИЗИОННЫЙ ЧАСТОМЕР ПРОМЫШЛЕННОГО НАПРЯЖЕНИЯ | 2006 |
|
RU2333501C1 |
Устройство для контроля цифровых узлов | 1990 |
|
SU1756894A1 |
Устройство для контроля микропроцессорных блоков | 1988 |
|
SU1531099A1 |
МНОГОМЕРНЫЙ СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР УСРЕДНЕННОЙ МОЩНОСТИ НЕСТАЦИОНАРНОЙ НАГРУЗКИ | 1992 |
|
RU2060542C1 |
Устройство для обмена информацией | 1983 |
|
SU1198530A1 |
Устройство для программного контроля | 1987 |
|
SU1464142A1 |
Устройство для задания тестов | 1983 |
|
SU1141379A2 |
Устройство для контроля неисправностей | 1991 |
|
SU1798787A1 |
ЧАСТОТОМЕР ПРОМЫШЛЕННОГО НАПРЯЖЕНИЯ | 2006 |
|
RU2326391C1 |
Изобретение относится к вычислительной технике и может быть использовано в системах автоматического контроля интегральных схем, а также цифровых блоков и устройств при их производстве и эксплуатации. Целью изобретения является повышение быстродействия устройства. С этой целью в устройство, содержащее блок задания тестов и анализа реакций, тактовый генератор, блок сравнения, распределитель импульсов, формирователь импульсов, счетчик импульсов, сдвиговый регистр и блок коррекции, введены блок оперативной памяти, одновибратор записи и счетчик адреса. 4 ил.
Изобретение относится к вычислительной технике и может быть использовано в системах автоматического контроля интегральных схем, а также цифровых блоков и устройств при их производстве и эксплуатации.
Целью изобретения является повышение быстродействия устройства.
На фиг. 1 изображена стурктурная схема системы для контроля электронных устройств; на фиг.2 - схема одновибратора записи; на фиг.З - схема блока коррекции; на фиг.4 - алгоритм работы блока задания тестов и анализа реакций.
Система для контроля электронных устройств (фиг.1) содержит блок 1 задания тестов и анализа реакций (аналогичный по функциональному назначению ЦВМ прототипа), выход признака теста и первый и второй информационные выходы которого соединены соответственно с входом запуска тактового генератора 2, информационными входами блока 3 сравнения и контролируемого устройства. Второй информационный вход блока 3 сравнения является входом устройства для подключения к выходу контролируемого устройства (объекта). Выход тактового генератора 2 подключен к входу распределителя 4 импульсов, первый, второй и третий выходы которого соединены соответственно с управляющим входом блока 3 сравнения, входом синхронизации формирователя 5 импульсов и входом записи сдвигового регистра 6. Выход блока 3 сравнения подключен к информационным входам сдвигового регистра 6 и формирователя 5 импульсов, первый выход которого подключен к счетным входам сдвигового регистра 6 и счетчика 7. Второй выход формирователя 5 подключен к входу останова тактового ненератора 2. входу останова блока 1
О
а
VJ
О
2
ивы ходу переполнения счетчика 7, а информационный выход счетчика 7 соединен с информационным входом блока 8 коррекции и входом данных блока 9 оперативной памяти.
Выход сдвигового регистра б подкючен к управляющему входу блока 8 коррекции, управляющему входу одновибратора 10 за- писи и счетному входу счетчика 11 адреса. Выход блока 8 коррекции подключен к третьему информационному входу блока 3 сравнения. Выход счетчика 11 адреса подключен к адресному входу блока 9. вход записи которого соединен с выходом одно- вибратора 10. Выход блока 9 подключен к информационному входу блока 1 задания тестов и анализа реакций.
Блок 9 оперативной памяти может быть реализован на микросхемах типа 155РУ7 с разрядностью по шинам данных, равной разрядности счетчика 7.
Счетчик 11 адреса может F JTB выполнен на микросхемах типа 155И1 / с разрядностью, равной количеству каналов сравнения. Одновибратор 10 записи выполнен на микросхеме 12 типа 155АГ1 (фиг.2), кроме микросхемы 12, одновибратор 10 содержит резистор 13 и конденсатор 14.
Блок 8 коррекции аналогичен блоку коррекции известного объекта.
Блок коррекции содержит (фиг.З) триггеры 15, элементы И 16 и дешифратор 17, выходы которого подключены к первым входам соответствующих элементов И 16, вторые входы элементов И 16 объединены между собой и являются управляющим входом блока 8 коррекции, а выходы элементов И 16 подключены к входам Установка 1 соответствующих триггеров 15.
Система работает следующим образом.
На каждом шаге тестовой последовательности блок 1 считывает из своей памяти очередной тестовый набор кода, состоящий из 1 и 0, и выдает этот код на контролируемое устройство. Затем блок 1 передает в блок 3 сравнения эталонный набор кода, соответствующий требуемым ответным сигналам контролируемого устройства. По окончании переходных процессов в контролируемом устройстве блок 1 задания тестов и анализа реакций запускает генератор 2. который начинает вырабатывать последовательность тактовых импульсов.
Запустив генератор 2, блок 1 освобождается от процесса контроля данного устройства. Тактовые импульсы от тактового генератора поступают на распределитель 4 импульсов. Первый тактовый импульс поступает на управляющий вход блока 3 сравнения, второй вход которого подключен к
выходу контролируемого устройства. В результате первый тактовый импульс разрешает прохождение сигналов с выхода контролируемого устройства на блок 3 срав- нения, где они сравниваются с эталонным набором кода. В блоке 3 формируется код, содержащий 0 в тех разрядах, где выходной сигнал контролируемого устройства совпадает с эталонным сигналом, и 1 в тех разря0 дах. где совпадения не происходят. Второй тактовый импульс поступает на вход записи сдвигового регистра 6 и разрешает перезапись в последний содержимого блока 3 сравнения.
5 Третий и последующие тактовые импульсы с распределителя 4 импульсов поступают на вход синхронизации формирователя 5, вход которого подключен
0 к выходу блока 3 сравнения. Если сигналы контролируемого устройства совпадают с эталонным набором кода, на втором выходе (сравнение) формирователя 5 формируется сигнал, который запрещает дальнейшую ра5 боту тактового генератора 2 и поступает на вход останова блока 1. Если же сигналы контролируемого устройства не совпадают с эталонным набором кода, то формируется сигнал Несравнение на первом выходе
0 формирователя 5. По каждому импульсу Несравнение формирователя 5 содержимое сдвигового регистра 6 сдвигается на один разряд, а содержимое счетчика 7 увеличивается на 1, Если на выходе регистра 6
5 появляется сигнал 1, что свидетельствует о несовпадении сигнала контролируемого устройства с эталонным, то этот сигнал с выхода регистра 6 поступает на счетный вход счетчика 11, увеличивая его содержи0 мое ца 1, и на вход одно вибратора 10. Содержимое счетчика 7, соответствующее в этот момент номеру разряда кода, в котором произошло несовпадение, сигналом с выхода одновибратора 10 заносится в блок 9 по
5 адресу на выходе счетчика 11.
При появлении следующего несовпадения разрядов кодов, т.е. Г на выходе регистра 6, снова этот цикл повторя ется и в следующую ячейку бло/а 9 записывается со0 держимое счетчика 7.
Сдвиги содержимого регистра 6 продолжаются до тех пор, пока в блок 9 не будет передан адрес последнего из несовпада ю- 5 щих разрядов. После этого оставшиеся разряды кодов не опрашиваются, тактовый генератор 2 выключается и в блок 1 поступает сигнал останова. Это обеспечивается тем, что при каждом несовпадении разрядов кода происходит коррекция соответствующего разряда в блоке 3 сравнения, т.е.
состояние этого разряда с помощью сигналов блока 8 коррекции (фиг.З) принудительно устанавливается в О.
Содержимое счетчика 7 подается на вход дешифратора 17, поэтому в каждый момент времени имеется разрешающий потенциал на одном из элементов И 16. При появлении 1 на выходе регистра 6 возбуждается вход Установка 1 соответствующего триггера 15. Сигнал с выхода этого триггера 15 поступает в блок 3 сравнения и корректирует его, т.е. переводит из 1 в О.
Таким образом, по мере продвижения содержимого регистра 6 происходит последовательная коррекция разрядов, в которых имеет место несравнение.
Алгоритм работы блока задания тестов и анализа реакций приведен на фиг.4.
По сигналу Останов блок 1 задания тестов и анализа реакций считывает последовательно содержимое блока 9, начиная с первого адреса до адреса с содержимым, равным 0.
Содержимое ячеек блока 9. отличное от О, соответствует номеру разряда, по которому зарегистрировано несовпадение, содержимое ячейки 9, равное 0, блок 1 воспринимает как отсутствие разрядов несравнения и переходит к анализу результатов или формированию и выдаче тестового набора.
Формула изобретения Система для контроля электронных устройств, содержащая блок задания тестов и анализа реакций, тактовый генератор, блок сравнения, распределитель импульсов, формирователь импульсов, сдвиговый регистр, счетчик импульсов и блок коррекции, при этом выход признака теста и первый информационный выход блока задания тестов и анализа реакций соединены соответственно с входом запуска тактового
генератора и первым информационным входом блока сравнения, второй информационный выход блока задания тестов и анализа реакций и второй информационный вход
блока сравнения являются выходом и входом устройства для подключения соответственно к входу и выходу объекта контроля, выход тактового генератора подключен к входу распределителя импульсов, первый, второй и третий выходы которого соединены соответственно с управляющим входом блока сравнения, входом синхронизации формирователя импульсов и входом записи сдвигового регистра, выход блока сравнения подключен к информационным входам
сдвигового регистра и формирователя импульсов, первый выход которого соединен со счетными входами сдвигового регистра и счетчика импульсов, второй выход формирователя импульсов объединен с выходом переполнения счетчика импульсов и подключен к входам останова тактового генератора и блока задания тестов и анализа реакций, информационный выход счетчика импульсов соединен с информационным
входом блока коррекции, выход сдвигового регистра подключен к управляющему входу блока коррекции, выход которого соединен с третьим информационным входом блока сравнения, отличаю щаяся тем,
что, с целью повышения быстродействия, она содержит блок оперативной памяти, од- новибратор записи и счетчик адреса, счетный вход и выход которого подключены соответственно к выходу сдвигового регистра и адресному входу блока оперативной памяти, вход данных, вход записи и выход которого соединены соответственно с информационным выходом счетчика импульсов, выходом одновибратора записи и
информационным входом блока задания тестов и анализа реакций, а вход одновибратора записи подключен к выходу сдвигового регистра.
фиг.1
15/5
Э
г
О ,. 3 I
Г6
( УС }
выд ор из ОЗУ блока 1
очередного тестовая
набера
Выдача, tncpedaao) тестового набора на контролируемое устройство
Выбор из ОЗУ блока
очередного эталонного
набора
Выдача (передача) эта- данного набора но устройство срамная 3
фвриирайание и выдача wxo/to .Запуск на генератор / тагтоВы anny/itcoff
OmffaHiie прерывания от сигнала „Останов от счетчика 7 то vifHafMami/HS. воли namtit iftui ptftarff inotat
Обработка npepttffairuf па сигналу. Останов
Чтение- очередных Ионных из ОЗУ 9
( Конец J
сигнал .ОствнеЗ
Нндигвиая ннцзр М .т ctlnadtHut- в «г яяюо да aouigyiiatt ilftlimn
Система для контроля электронных устройств | 1977 |
|
SU696464A1 |
Система для контроля электронных устройств | 1978 |
|
SU978151A2 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1991-07-30—Публикация
1988-09-13—Подача