Адаптивное устройство анализа цифровых сигналов Советский патент 1987 года по МПК G01R23/16 

; Изобретение относится к радиотехнике и может быть использовано в системах обработки цифровой информации когерентно-импульсных радиолокационных станциях кругового или секторного обзора пространства для анализа цифровых сигналов.

Цель изобретения - повьпаение быстродействия путем снижения времени вычисления дискретного спектра за счет уменьшения разрядности обраба- тывae шx исходных данных при помощи блока уменьшения разрядности, кото- :рый позволяет осзтцесТвить адаптивное изменение разрядности обрабатьшаемых чисел, что приводит к повышению быстродействия и снижению времени анализа.

На фиг.1 изображена структурная схема предлагаемого устройства; на фиг.2 - структурная схема блока уменьшения разрядности.

Устройство содержит последовательно соединенные аналого-цифровой преобразователь 1, фильтр 2 подавления помехи, блок 3 уменьшения разрядности, блок А дискретного преобразования Фурье, управляющие вход и выход которого соединены соответственно с управляющим выходом блока уменьшения разрядности и объединенными управляющими входами аналого-цифрового преобразователя, фильтра подавления помехи и блока уменьшения разрядности. Блок 3 уменьш:ения разрядности сбдер- жит шифратор 5 и п параллельных каналов, каждый из которых вьшолнен из последовательно соединенных элемента ИЛИ 6 и ключа 7, при этом выходом и входом блока уменьшения разрядности являются соответственно в№- ходы 10почей и вторые входы элемента ИЛИ 6, объединенными со входами соответствующих ключей, а выход элемента ИЛИ каждого из каналов соединен с первым входом элемента ИЛИ соседнего канала и соответствующим входом шифратора, управляющий вход и выходы которого являются соответственно управляющими входом и выходом блока уменьшения разрядности.

Устройство работает следующим образом.

В когерентно-импульсных радиолокационных станциях кругового или сек- торного обзора пространства решается задача обнаружения сигнала, отраженного от движущегося объекта при на

0

5

0

5

5

личии коррелированной помехи, мощность которой, как правило; п)евос- ходит мощность полезного сигнала на 60-80 дБ. Эта задача решается системой селекции движущихся целей (СДЦ). Формирование потока цифровых сигналов в системе СДЦ происходит следующим образом. Аналоговый видеосигнал поступает на вход аналого-цифрового преобразователя с выхода канала фазового детектирования радиолокационной станции (РЛС), (не показан).. Так как динамический диапазон входного сигнала определяется мощностью коррелированной помехи, то разрядность аналого-цифрового преобразователя (АЦП) I выбирается в соответствии со следующим соотношением г d/6,(1)

где г - число двоичных разрядов;

с1 - динамический диапазон входного сигнала, дБ.

Исходя из формулы (I), разрядность АЦП I обычно выбирается равной 10-12.

Поскольку доплеровское смещение частоты отраженного от объекта сигнала значительно превосходит максимальную доплеровскую частоту сигнала помехи, fb его можно подавить, используя специальнью фильтры подавления помехи. При этом на выходе фильтра динамический диапазон сигнала будет снижен.

Уменьшение дзянамического диапазо- на приводит к тому, что часть старших разрядов цифрового кода будет все время нулевая и лишь г младших разрядов будут нести информацию. 0 Таким образом, без ухудшения точности обрабатьшаемых данных появляется возможность снизить разрядность обрабатываемых цифровых кодов до г . С этой целью в предлагаемое устрой- 5 ство введен блок 3 уменьшения разрядности.

Основу схемы фильтра подавления помехи составляет структурная схема известного двухимпульсного подавителя помех.

Как показывают расчеты при типовых значениях параметров корреляции междупериодная компенсация помехи позволяет снизить число разрядов на 3-5.

Аналоговый сигнал преобразовьгеа- ется в АЦП 1 в параллельный код при помощи импульсов дискретизации.

0

5

0

поступающих с управляющего выхода блока 4. В качестве АЦП 1 можно использовать известную параллельную схему преобразования, которзпо можно реализовать с использованием компа- раторов 521СА1-521СА4 и кондирующе- го элемента с приоритетом К500ИВ165.

Параллельный код поступает в фильтр 2 подавления помехи, который представляет собой систему ме дупе- риодной компенсации.

С выхода фильтра 2 подавления помехи цифровой парсшлельный код поступает в блок 3 уменьшения разряд-. кости. Блок 3 уменьшает разрядность входных данных, а также вьфабатывает управляющий сигнал, который поступает в блок 4 дискретного преобразования Фурье (ДПФ). Цифровой код поступает на-вторые входы элементов ШШ 6 в качестве которых можно использовать интегральные микросхемы (ИМС) К155ЛЛ1. При этом через время t (где t - время распространения сигнала в элементе ИЛИ) на выходе эле- мента ИЛИ, соответствующего старшему иэ разрядов, установится логическое напряжение, которое определяется состоянием старшего разряда. Это напряжение поступит на первый вход элемента ШШ, соответствующего соседнему старшему разряду. Напряжение на выходе этого элемента ИЛИ установится с учетом и состояния (r-l)-ro разряда. Таким образом, через время г Т на выходах элементов ИЛИ 6 установится параллельный единичный код вида:

ООО...СЮ111...П,

в котором число нулей равно числу -Старших незначащих разрядов. Этот, единичный код поступает в шифратор 5 который преобразовьшает его в параллельный двоичный код, являющийся управляющим сигналом для блока 4 ДПФ Шифратор 5 вьшолняется на базе ИМС К500ИВ165, а для согласования логи- ческих уровней с ТТЛ можно использовать микросхемы К500ПУ124 и К500ПУ12 Работа шифратора 5 синхронизирова- на импульсами дискретизации. Единич- нъй параллельный код с выходов элементов ИЛИ 6 поступает на управляющие входы соответствующих ключей 7, на входы которых подается параллель- ный код. В результате этого только г ключей 7, соответствующих младшим разрядам окажутся в замкнутом состоянии, и, следовательно, разрядность входного кода уменьшения до г . В качестве ключей 7 можно использовать ИМС серии К514КТ1.

С выхода блока 3 уменьшения разрядности цифровой код поступает в блок 4 дискретного преобразования Фурье, который вычисляет дискретньй спектр сигнала в соответствии с известным алгоритмом.

Основу блока 4 ДПФ составляет известная .схема цифрового спектро-ана- лизатора.

Таким образом,введение блока уменьшения разрядности позвол5 ет уменьшить число разрядов представления обрабатываемых данных и сформировать сигнал управления блоком вычисления дискретного спектра, что приводит к уменьшению времени обработки

Указанные преимущества объясняются тем, что при вычислении дискретного спектра обрабатываемых сигналов для представления которых используется меньшее число разрядов, снижается общее время анализа данных.

Была проведена сравнительная оценка производительности предпагаемого устройства и базового объекта.

В зависимости от типовых значений коэффициента междупериодной корреляции и динамического диапазона входны сигналов выигрьш по производительности .составляет велич1 Шу от 20 до 45%.

Формула изобретения

1. Адаптивное устройство анализа цифровых сигналов, содержащее последовательно соединенные аналого-цифровой преобразователь и фильтр подавления помехи, а также блок дискретного преобразования Фурье, правляющий выход которого соединен с управляющими входами аналого-цифрового преобразователя и фильтра подавления помехи, а информационный выход является выходом устройства, отличающееся тем, что, с целью повьш1ения быстродействия, в него введен блок уменьшения разрядности, включенный между выходом фильтра подавления помехи и информационным входом блока дискретного преобразования Фурье,, управляющий выход которого соединен с управляю- 1ЦИМ входом блока уменьшения разрядности, при этом второй выход этого

блока подключен к второму управляющему входу блока дискретного преобразования Фурье,

2. Устройство по п.1, о т л и - чающееся тем, что блок уменьшения разрядности содержит шифратор, управляющий вход которого является управляющим входом блока уменьшения разрядности, и п параллельных каналов, каждьм из которых содержит элемент ИЛИ и ключ, управляющий вход которого соединен с ,«/1

12969586

ходом элемента Ш1И, при-этом входом блока уменьшения разрядности -являются вторые входы элементов ИЛИ, каждый из которых соединен с вторым входом соответствующего ключа, а его выходом - выходы ключей,причем выход элемента ИЛИ каждого из каналов, кроме последнего, соединен с первым входом элемента ИЛИ соседнего JO канала и с соответствующим входом шифратора, выходы которого являются управляющим выходом блока уменьшения разрядности.

Редактор А.Ревин

Составитель А.Орлов Техред А. Кравчук

Заказ 773/47 Тираж 731Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

Корректор А.Зимокосов

Изобретение относится к области радиотехники и может быть использовано в системах обработки цифровой информации когерентно-импульсных радиолокационных станциях кругового или секторного обзора пространства. Цель / изобретения - повышение быстродействия устройства. Адаптивное устройство содержит аналого-цифровой преобразователь 1, фильтр 2 подавления помехи и блок 4 дискретного преобразователя Фурье. В устройство введен ;блок 3 уменьшения разрядности, ; включающий шифратор и п параллель-, ных каналов, каждый из которых выполнен из последовательно соединенных элемента ИЛИ и ключа. Введение указанного блока уменьшает разрядность обрабатываемых исходных данных. При этом становится возможным осуществить адаптивное изменение разрядности обрабатываемых чисел. 1 з.п. ф-JЬзl, 2 ил. S (Л фи&1 о to со О5 СО. СП 00