Устройство формирования контрольного кода по модулю два Советский патент 1987 года по МПК G06F11/10 

1 .1

Изобретение относится к вычислительной технике, а именно к средствам передачи дискретной информации, и может быть использовано в устройствах сопряжения цифровых вычислительных машин с внешними абонентами.

Цель изобретения - повышение быстродействия ,

На чертеже схематично изображено предлагаемое устройство.

Устройство содержит регистр 1, блоки 2 и 3 приоритета, шифраторы 4 и 5 узел 6.сравнения, элемент 7 задержки элементы ИЛИ 8 и 9, триггер О, регистр 11 сдвига, элементы И 12 и 13, коммутатор 14, группу информационных входов 15, вход 16 записи контрольного кода, вход 17 начальной установки тактовый вход 18, выход 19 контрольного кода и выход 20 окончания формирования контрольного кода.

Каждый из блоков 2 и 3 приоритета содержит (п-1) элементов И 21 (21 - 21п, ) и (п-1) элементов НЕ 22 (22,- 22„ ), где п - количество разрядов в полуслове. Первые входы всех эле ментов И 21 соединены с группой входов блока приоритета. Вход первого разряда (слева в блоке 2 и справа в блоке 3) группы входов блока приоритета соединен с первым выходом группы выходов блока приоритета и через первый элемент НЕ 22 с вторыми входами всех элементов И 21 (21| - 21(). Выход i-ro элемента И 21 соединен с группой выходов блока приоритета и через (1+1)-й элемент НЕ с (1+2)-ми входами всех элементов И 21 начиная с ,1+1)-го, где i имеет значения от 1 до (п-1).

Устройство работает след ующим образом.

По сигналу начальной установки на входе 17 устройства происходит обнуление регистра 1, триггера 10 и регистра 11 сдвига. По сигналу на входе 16 записи контролируемого кода в регистр 1 записывается контролируемый код, который подан на группу информационных входов 15 устройства. Левая и правая половины разрядных выходов регистра 1 составляют первую и ВТОР5ТО группы его выходов, которые соединены соответственно с первым 2 и вторьпч 3 блоками приоритета. Блок 2 приоритета определяет самую левую, а блок 3 приоритета - самую правую

242

единицу. Работа блоков 2 и 3 приоритета происходит одинаково.

Рассмотрим выделение самой левой единицы блоком 2 приоритета.

Если единица находится в самом левом разряде, то она проходит на выход блока 2 приоритета и через первый элемент НЕ 22 на вторые входы всех элементов И 21, блокируя прохождение через них на выход блока 2 приоритета других единиц. Если в первом разряде установлен нуль, то он, пройдя через элемент НЕ 22, , разрешает прохождение единицы через первый элемент И 21, при наличии этой единицы на его первом входе. Сигнал с выхода первого элемента И 21, , . пройдя через второй элемент НЕ 22, закрывает все оставшиеся элементы

и 21 (215, - 2lf,-i ) и так далее. Таким образом, на выход блока 2 приоритета проходит единица первого слева, отличного от нуля разряда.

Шифраторы 4 и 5 преобразуют сигналы на выходах блоков 2 и 3 приоритета в коды следующим образом. Если присутствует единица на первом выходе блока 2 приоритета, то на выходе

шифратора 4 будет код 1, если на втором - код 2, на третьем - код 3 и : т.д., на п-м выходе - код п.

Узел сравнения сравнивает значения кодов на выходах шифраторов 4 и 5.

Величина задержки элемента 7 должна быть больше времени, необходимого на получение кода на выходах шифраторов 4 и 5. Если код на выходе шифратора 4 меньше или равен коду на выходе

шифратора 5, т.е. первый значащий разряд контролируемого кода расположен ближе к левому концу регистра, то на выходе элемента ИЛИ 9 появляется потенциал, который обеспечивает передачу информации с регистра 1 на регистр 11 сдвига без каких-либо изменений. Если код на выходе шифратора 4 больше, чем на выходе, шифратора 5, то на третьем выходе схемы сравнения

появляется сигнал, который поступает на другой управляющий вход коммутатора, который коммутирует выходы регистра 1 следующим образом: первый разряд в J, второй разряд в (j-1),

третий в (J-2) и т.д., j - в первый разряд, где j - номер последнего разряда в слове. По сигналу на втором выходе элемента 7 задержки на регистр 11 сдвига записывается код с выхода

коммутатора 14 (либо так, как он был записан на регистре 1, либо преобразованным в соответствии с указанным алгоритмом). После зйписи кода на регистр 11 сдвига на вводе элемента ИЛИ 8 появляется единичный потенциал который разрешает прохождение тактовых импульсов на вход регистра 11 сдвига и триггера 10. Сдвиг информации происходит до тех пор, пока на регистре 11 не останется ни одного разряда, отличного от нуля. При этом на выходе элемента ИЛИ 8 устанавливается нулевое значение которое запрещает прохождение тактовых сигналов через элемент И 12 с тактового входа 18. На выходе 19 присутствует значение контрольного кода, на выходе 20 - сигнал, указывающий на окончание процесса получения контрольного кода и готовность устройства к приему следующего кода.

Формула изобретения

Устройство формирования контрольного кода по модулю два, содержащее регистр сдвига, триггер, первый эле- меит ИЛИ и первый элемент И, причем первый и второй входы первого элемен та И соединены соответственно с тактовым входом устройства и выходом первого элемента ИЛИ, выход первого элемента И соединен с тактовыми входами триггера и регистра сдвига, установочный вход которого объединен с установочным входом триггера и соединен с входом начальной установки

рой блоки приоритета, первый и второй шифраторы, узел сравнения, элемент задержки, второй элемент ИЛИ, второй элемент И и коммутатор, приче группа выходов коммутатора соединена с группой информационных входов регистра сдвига, вход записи которого соединен с первым выходом элемента задержки, вход которого объединен с входом записи регистра и соединен с входом записи контролируемого кода устройства, группа информационных входов которого соединена с группой инфор:;1ационных входов регистра, ус- - тановочный вход которого соединен с входом начальной установки устройства, первая группа выходов регистра соединена с первой группой информационных входов коммутатора и группой входов первого блока приоритета, группа выходов которого соединена с группой входов первого шифратора, группа выходов которого соединена с первой группой информационных входов узла сравнения, управляющий вход которого соединен с вторым выходом эле мента задержки, вторая группа выходов регистра соединена с второй груп пой информационных входов коммутатора и группой входов второго блока приоритета, группа выходов которого соединена с группой входов второго шифратора, группа выходов которого соединена с второй группой информационных входов узла сравнения., выходы Больше, Равно и Меньше которого соединены соответственно с первым управляющим входом коммутатора, первым и вторым входами второустройства, группа входов первого

элемента ИЛИ соединена с группой ин- 40 J,Q элемента ИЛИ, выход которого сое- формационных выходов регистра сдвига, динен с вторым управлякщим входом последовательный выход которого соединен с информационным входом триггера, прямой выход которого является выходом контрольного кода устройства, 45 отличающееся тем, что, с целью повьш1ения быстродействия, в него введены регистр, первый и втокоммутатора, первый инверсный и второй прямой входы второго элемента И соединены соответственно с выходом первого элемента ИЛИ и тактовым входом устройства, выход второго элемента И является выходом окончания

формирования контрольного кода.

Редактор В.Дьшин

Составитель И.Иваныкин Техред Л.Олийнык

Заказ 1892/45 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

.Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4

10

0

0

рой блоки приоритета, первый и второй шифраторы, узел сравнения, элемент задержки, второй элемент ИЛИ, второй элемент И и коммутатор, причем группа выходов коммутатора соединена с группой информационных входов регистра сдвига, вход записи которого соединен с первым выходом элемента задержки, вход которого объединен с входом записи регистра и соединен с входом записи контролируемого кода устройства, группа информационных входов которого соединена с группой инфор:;1ационных входов регистра, ус- - тановочный вход которого соединен с входом начальной установки устройст ., ва, первая группа выходов регистра соединена с первой группой информационных входов коммутатора и группой входов первого блока приоритета, группа выходов которого соединена с группой входов первого шифратора, группа выходов которого соединена с первой группой информационных входов узла сравнения, управляющий вход которого соединен с вторым выходом элемента задержки, вторая группа выходов регистра соединена с второй группой информационных входов коммутатора и группой входов второго блока приоритета, группа выходов которого соединена с группой входов второго шифратора, группа выходов которого соединена с второй группой информационных входов узла сравнения., выходы Больше, Равно и Меньше которого соединены соответственно с первым управляющим входом коммутатора, первым и вторым входами второ5

5

0 J,Q элемента ИЛИ, выход которого сое- динен с вторым управлякщим входом 5

J,Q элемента ИЛИ, выход которого сое- динен с вторым управлякщим входом

коммутатора, первый инверсный и второй прямой входы второго элемента И соединены соответственно с выходом первого элемента ИЛИ и тактовым входом устройства, выход второго элемента И является выходом окончания

J,Q элемента ИЛИ, выход которого динен с вторым управлякщим входо

формирования контрольного кода.

Корректор С.Черни

Изобретение относится к области вычислительной техники, а именно к средствам передачи дискретной информации, и может быть использовано в устройствах сохранения цифровых вычислительных машин с внешними абонентами. Цель изобретения - повыше в ние быстродействия. Устройство содержит регистр 1, блоки 2 и 3 приоритета, шифраторы 4 и 5, узел 6 сравнения, элемент 7 задержки, злемёнты ШШ 8 к 9, триггер 10, регистр П сдвига, элементы И 12 и 13, коммутатор 14, группу информационных входов 15, вход 16 записи контрольного кода, вход 17 начальной установки, тактовый вход 18, выход 19 контрольного кода и выход 20 окончания формирования контрольного кода. Повьшениё быстродействия достигается за счет того, что при передаче информационного слова сдвиг информации происходит либо в сторону начала слова, либо в противоположную, т.е. в сторону конца слова, в зависимости от того к началу слова или к концу находится первый значащий разряд. 1 ил.