Устройство для ввода информации Советский патент 1987 года по МПК G06F3/00 

11

Изобретение относится к устройст-. вам автоматики и измерительной техники и может быть использовано в системах учета и контроля потребления энергии.

Цель изобретения - повьЕиение быстродействия устройства за счет устранения времени ожидания реакции ЭВМ на прерывание.

На фиг.1 приведена функциональная схема предлагаемого устройства; на фиг.2а и б - временные диаграммы, поясняющиеего работу.

Устройство (фиг.1) содержит входные датчики.1,

14 , второй элемент

ИЛИ 2, блок 3 стековой памяти, шинный формирователь 4 данныхj мультиплексор 5, счетчик 6 адреса, шинный формирователь 7 адреса, третий элемент И 8, первый элемент И 9, счетчик 10 начального вектора прерывания, первьм блок 11 памяти, пер- вьш элемент ИЛИ 12, схему 13 сравнения, реверсивный счетчик 14, второй блок 15 памяти, второй дешифратор 16, регистр 17 прерывания, первый дешифратор 18, счетчик 19 текущего вектора прерывания, первый триггер 20 (триггер прерывания), второй триггер 21, четвер тый и второй элементы И 22 и 23 соответственно, формирователь 24 временных интервалов, выходы 2.5 вектора прерывания, выход 26 запроса прерывания, вход 27 чтения вектора прерывания.

Блок 3 стековой памяти работает по принципу первый вошел - первый вышел. Счетчик 10 начального векто ра прерывания и счетчик 19 текущего вектора прерывания переключаются по заднему фронту входного сигнала. Шинный формирователь 7 адреса по сигна- лу управления подключает к своим вы- х.одам одну из двух групп входов. Шинный формирователь 4 даннь х позволяет подключать свои входы к информационным входам-выходам или подключать последние к выходам.

Устройство работает следующим образом.

При циклическом опросе информация в унитарном коде от датчиков I поступает на входы мультиплексора 5, Первым синхроимпульсом 28 формирователя 24 добавляется единица в счетчик 6 адреса и подается управляющий сигнал на чтение в блок 15. С выхода счетчика 6 адрес датчика поступает

262

на адресные входы мультиплексора 5, блоки 11 и 15 и на входы шинного формирователя 4 данных. Информация с выбранного датчика появится на прямом

и инверсном выходах мультиплексора 5, а информация из выбранных ячеек памяти блока 15 (где хранится текущее значение разности интегральных значений принимаемых уровней данного

датчика) и блока 11 (где хранится значение коэффициента помехоустойчивости данного датчика) - на их соответствующих выходах. Информация из блока 15 вторым синхроимпульсом 29 формирователя 24 заносится в реверсивный счетчик 14 и триггер 21. В случае равенства содержимого счетчика 14 соответствующему коэффициенту помехоустойчивости, записанному в блоке I1, с выхода схемы 13 сравнения выдается сигнал на элементы И 9 и 2.3.

С эо:емента ИЛИ 12 вьщается сигнал

в случае неравенства содержимого счетчика 14 нулю. Третьим синхроимпульсом 30 формирователя 24 через элементы И 8 и 9 будет добавляться или вычитаться единица из содержимого

счетчика 14 (единица не будет добавляться и не будет вычитаться из счетчика 14 при равенстве его содержимого коэффициенту помехоустойчивости данного датчика и при равенстве его

содержимого нулю соответственно) . Четвертый синхроимпульс 31 формирователя 24 подается на информационный вход триггера 20, разрешая установку этогй триггера в единичное состояние

положительньм фронтом сигнала по входу синхронизации. Пятым синхроимпульсом 32 формирователя 24 триггер 21 устанавливается в единичное или нулевое состояние в зависимости от наличия разрешающего сигнала от схемы 13 сравнения или отсутствия запрещающего сигнала с элемента ИЛИ 12 соответственно. В зависимости от направления переключения триггера 21 возникает два варианта дальнейшей работы ycTpoficTBa. При переключении триггера 21 из нулевого состояния в единичное триггер 20 прерывания остается в начальном состоянии (нулевом). Поэтому шестым синхроимпульсом 33 формирователя 24 содержимое счетчика 14 и триггера 21 записывается в соответствующую ячейку памяти блока 15 и устройство переходит к опросу следую3131Д

щего датчика. При переключении триггера 21 из единичного состояния в нулевое триггер 20 переключается в единичное состояние. Сигнал с прямого выхода триггера 20 задним фрон- том добавляет единицу в счетчик 19 текущего вектора прерывания, а передним фронтом воздействует на стробиру- ющий вход дешифратора 18 и вход чтения блока 3 стековой памяти. Шестым синхроимпульсом 33 формирователя 24 содержимое счетчика 14 и триггера 21 записывается в соответсвующую ячейку памяти блока 15 и устройство переходит к опросу следующего датчика (фиг,2а).

Передним фронтом сигнала с прямого выхода триггера 20, (который вырабатывается по пятому синхроимпульсу 3.2 формирователя 24 при обнаружении перехода уровня сигнала данного датчика из единичного состояния в нулевое), записывается вектор прерывания из счетчика 6 адреса в блок 3 стековой памяти по адресу, находящемуся в счетчике 19 текущего вектора прерывания (при отсутствии сигнала на входе 27 чтения вектора прерывания шинный формирователь 7 адреса подключает выходы счетчика 19 текущего вектора прерывания к адресным входам блока 3 стековой памяти, а 1Г1ИННЫЙ формирователь 4 данных подключает выходы счетчика 6 адреса к входам-выходам данных блока 3 стековой памяти, в счетчике 19 текущего вектора прерывания в данный момент находится адрес первой свободной ячейки блока 3 стековой памяти). Передним фрбнтом этого сигнала стро- бируется дешифратор 18, сигнал с выхода которого устанавливает в единичное состояние соотв.етствующий разряд регистра 17 прерывания, который соответствует ячейке блока 3 стеково памяти, в которую производится запись вектора прерывания. При ненулево содержимом регистра 17 прерывания через элемент ИЛИ 2 выдается сигнал запроса прерывания в ЭВМ. Задним фронтом сигнала с триггера 20 прерывания добавляется единица к содержимому счетчика I9 текущего вектора прерывания, и после выработки шестог синхроимпульса 33 формирователя 24, устройство продолжает циклический опрос датчиков 1 - 1.

О 5

0

5

0

5

Q е

0

5

При поступлении сигнала с входа 27 чтения вектора прерывания работа формирователя 24 останавливается (фиг.2б), шинный формирователь 7 адреса подключает выход счетчика 10 начального вектора прерывания к адресным входам блока 3 стековой памяти, а 111ИННЫЙ формирователь 4 данных подключает входы-выходы данных блока 3 стековой памяти к выходам 25 вектора прерывания. При воздействии сигнала с входа 27 чтения вектора прерывания на вход чтения блока 3 сте-i, ковой памяти на выходах 25 вектора прерывания появляется вектор прерывания (фиг,2б). Передним фронтом сигнала с входа 27 стробируется дешифратор 16, выбранный выход которого сбрасывает триггер соответствующего разряда регистра 17 прерывания, а задним фронтом этого сигнала добавляется единица в счетчик 10 текущего вектора прерывания. По окончании сигнала с входа 27 чтения вектора прерывания формирователь 24 начнет работу с прерванного места (фиг.2б) завершая обработку поступив1чего от датчика сигнала, затем продолжится циклический опрос датчиков 1, -1ц. П1инные формирователи адреса 7 и данных 4 при этом подключают адресные входы и входы-выходы данных блока 3 стековой памяти к счетчику 19 текущего адреса и к счетчику адреса соответственно .

Если регистр 17 прерывания не обнулен , то на выходе 26 запроса прерывания будет сигнал запроса прерывания и ЭВМ через задержку на время реакции считает новый вектор прерывания. Устройство при этом продолжа- .ет свою работу (за исключением самого времени чтения вектора прерыва- ния).

Таким образом, устройство производит сбор число-импульсной информации и ввод ее в ЭВМ без ожидания вре- |мени реакции последней.

Блок 3 стековой памяти играет роль буфера векторов прерь вания. Он позволяет согласовать очередь заявок на обслуживание от датчиков с временем обслуживания потока заявок в ЭВМ. Его глубина (количество слов) зави-. сит от скорости обновления информации датчиков (частоты их сигналов), их количества и времени реакции ЭВМ. Длина регистра 17 прерывания (количество разрядов) равна глубине блока 3 стековой памяти, а количество разрядов в счетчиках 10 и 19 определя- е тся выражением , где п - количество разрядов в регистре 17 прерывания.

Формула изобретения

Устройство для ввода информации, содержащее входные датчики, формирователь временных интервалов, мультиплексор, первый и д торой триггеры, счетчик адреса, выходы которого соеднены с адресными входами мультиплек- сора, информационные входы которого соединены с выходами входных датчиков, первый и второй блоки памяти, реверсивный счетчик, четыре эле:-. ечта И, схему сравнения, элемент Ш1И, выходы счетчика адреса соединены с адресными входами первого и второго блоков памяти, один из информацион

дииен с суммируюишм. входом счетчика адреса и с входом чтения второго блока памяти, вход за писи которого соединен с шестым выходом формирователя временных интервалов, второй выход, которого соединен с входом занесения информации реверсивного счетчика и с входом синхронизации второго триггера, третий выход формирователя временных интервалов соединен с третьими входами первого и третьег элементов И, четвертый выход формирователя временных интервалов соединен с информационным входом первого триггера, пятьм выход формирователя временных интервалов соединен с вторыми входами второго и четвертого элементов И, отличающееся тем, что, с це. повышения быстродействия устройства за счет устранения ожидания реакции ЭВМ на прерывание, в него дополнительно введены счетчики текущего и начального вектоных выходов второго блока памяти соте ра прерывания, первый и второй де- единен с информационным входом второ- . ч- р м м и шифраторы, регистр прерывания, втого триггера, а остальные информаци- р, элемент ИЛИ, блок стековой па- онные выходы второго блока памяти , шинные формирователи адреса соединены с информационными входами данных, причем вход счетчика теку- реверсивного счетчика, выходы которо- gj, вектора, прерывания соединен с го соединены с входами первого эле- прямым выходом первого триггера, а мента ИЛИ, с информационными входами второго блока памяти и с первыми входами схемы сравнения, вторые входы которой подключены к выходам первого блока памяти, выход схемы сравнения соединен с первым инверсным вховыходы подключены к входам первого дешифратора и первым информационным входам шинного формирователя адреса, стробирующий вход первого дешифратора соединен с прямым выходом первого триггера, а выходы подключены к входам установки регистра прерывания, выходы которого подключены к

дом первого элемента И и с первым входом второго элемента И, выход которого соединен с входом сброса вто- входам второго элемента ИЛИ, выход.

рого триггера, инверсный выход которого соединен с одним из информационных входов второго блока памяти и с

входом синхронизации первого триггера, выход первого элемента ИЛИ соединен с первым входом третьего элемента И и первым инверсным входом четвертого элемента И, выход которого соединен с входом установки второго триггера, прямой выход мультиплексора соединен с вторым входом первого элемента И, выход которого соединен с суммирующим входом реверсивного счетчика, инверсный выход мультиплексора соединен с вторым входом третьего элемента И, выход которого соединен с вычитающим входом реверсивного счетчика, первый выход формирователя временных интервалов соекоторого соединен с выходом запроса прерывания устройства, вход чтения вектора прерывания которого соединен с управляюииши входами шинных форми45 рователей адреса и данных, с входом чтения блока стековой памяти, с входом оста)овки формирователя временных интервалов, с стробирующим входом второго де 11ифратора и со счетным

Q входом счетчика начального вектора прер1 1вания, выходы которого подключены к вторым информационным входам шинного формирователя адреса и к входам вторс) дешифратора, выходы

которого соединены с входами сброса регистра прерывания, выходы шинного формирогклтеля адреса соединены с адресными входами блока стековой памяти, вход записи KO iopoi o соединен с

дииен с суммируюишм. входом счетчика адреса и с входом чтения второго блока памяти, вход за писи которого соединен с шестым выходом формирователя временных интервалов, второй выход, которого соединен с входом занесения информации реверсивного счетчика и с входом синхронизации второго триггера, третий выход формирователя временных интервалов соединен с третьими входами первого и третьего элементов И, четвертый выход формирователя временных интервалов соединен с информационным входом первого триггера, пятьм выход формирователя временных интервалов соединен с вторыми входами второго и четвертого элементов И, отличающееся тем, что, с це. повышения быстродействия устройства за счет устранения ожидания реакции ЭВМ на прерывание, в него дополнительно введены счетчики текущего и начального вектора прерывания, первый и второй де- шифраторы, регистр прерывания, втор, элемент ИЛИ, блок стековой па- , шинные формирователи адреса данных, причем вход счетчика теку- gj, вектора, прерывания соединен с прямым выходом первого триггера, а

выходы подключены к входам первого дешифратора и первым информационным входам шинного формирователя адреса, стробирующий вход первого дешифратора соединен с прямым выходом первого триггера, а выходы подключены к входам установки регистра прерывания, выходы которого подключены к

которого соединен с выходом запроса прерывания устройства, вход чтения вектора прерывания которого соединен с управляюииши входами шинных форми45 рователей адреса и данных, с входом чтения блока стековой памяти, с входом оста)овки формирователя временных интервалов, с стробирующим входом второго де 11ифратора и со счетным

Q входом счетчика начального вектора прер1 1вания, выходы которого подключены к вторым информационным входам шинного формирователя адреса и к входам вторс) дешифратора, выходы

которого соединены с входами сброса регистра прерывания, выходы шинного формирогклтеля адреса соединены с адресными входами блока стековой памяти, вход записи KO iopoi o соединен с

1314326 78

прямым выходом первого триггера,ва, информационные входы шинного форвходы-выходы данных блока стековоймирователя данных подключены к выхопамяти соединены с информационными дам счетчика адреса, шестой выход ,

входами-выходами шинного формировате-формирователя временных интервалов

ля данных, выходы которого являются 5подключен к входу сброса первого

выходами вектора прерывания устройст-триггера. 2S 27

1

1.

ЛУ..У.ЧЧУ .ЧХ ./ П 1Ю 13

1.

IS

7S

13

Изобретение относится к устройствам -автоматики и измерительной техники и может быть-использовано в системах учета и контроля потребле ния энергии. Цель изобретения - повышение быстродействия устройства за счет устранения времени ожидания реакции ЭВМ на запрос прерывания. Поставленная цель дост% гается путем введения в состав устройства блока стековой памяти для хранения векторов прерывания, счетчиков текущего и начального векторов прерывания, шинных формирователей адреса и данных регистра прерывания. При обнаружении перехода сигнала датчика от нулевого уровня к единичному со ответствующий вектор прерьшания записывается в пос - леднюю свободную ячейку стека, а сигнал прерывания записывается в разряд регистра прерывания, соответствующий данной ячейке стека, и устройство продолжает опрос датчиков. При ненулевом содержимом регистра прерывания формируется запрос прерывания в ЭВМ, по которому ЭВМ считывает первую не свободную ячейку стека и сбрасывает соответствующий ей разряд регистра прерывания. Таким образом, время ожидания реакции ЭВМ на запрос прерывания устраняется. 2 ил. (Л

ВНИИПИ Заказ 2214/4Q Тираж 673

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Подписное