Накапливающий сумматор Советский патент 1987 года по МПК G06F7/49 

Изобретение относится к вычислительной технике и может быть использовано при пбстроении специализированных цифровых систем контроля и регистрации техноло; ических параметров.

Цель изобретения - расширение функциональных возможносте : за счет сз 1мирования чисел в ,1, k, г-кодах при сохранении сум1 мровав:ия в ДБОИЧ-- ных кодах.

На чертеже приведена функциональная схема первых пяти разрядов предлагаемого сумматора.

Накапливающий сумм:атор -одержит триггеры 1,,,о.,1-5 со счетным входом, первые элементы И 2 первые эле

менты 3-1

,3-5 задержки, элементы

ИЛИ 4-1,.,,,4-5, вторые элементы И 5 во втором и четвертом разрядах,, вторые элементы задержки 6-1 и 6-2 выходы 7 суммы, входы первого 8 и второго 9 операндов, вход 0 задания режима, вход 11 установки з ноль сум матера.

Сущность изобретения состоит в следуюшем.

Пусть веса двоичных разрядов связаны между собой следующим рекурент- ным уравнением

Г 2 11,--1д при k 1

h

15 ства. При этом помехоустойчивость ,1, k, г-кодов сравнима с помехоустойчивостью кодов Фибоначчи, а диапазон представления чисел в j, k. r-кодах не ниже, чем в обобщенных

20 г, р-кодах. Выполнение арифметических операций в j, k, r-кодах значительно проще, чем з кодах с естественной избыточностью. Это обусловлено тем, что формирование как прямых,

25 так и обратных переносов носит ло- кальньй характер,

Приведем пример сложения чисел в j5 k, г кодах« При этом формирование частичной суммы S

ЗС

0,1

прямого переноса -, и , m

il и обратного переноса П gp в т-ом

частичном цикле производят в соответ- 1 ) ствии с формулой (I) и начальными ус- h; , -i- li; при k 2 ловиями (2)„

Пусть требуется сложить два сле- д тошюс числа в ,j, k, r-кодах (сложение проводят по известному алгоритму (2 ) Мерсера)

1нри следующих начальных условиях

35

1, h

А 0 11

Б 430,„ 0 01 00 П 01 01 00

О 10 00 01 1 Г 10 О

О 0 00 10 10 00 01

О 10 01 00 00 10 00

о 0010 00 00 00 10

о 001; 10 10 10 11

о о г00 0010 10 11

г 00 00 00 00 00 00

О 00 00 00 00 00 00

222592

где Ъ. : - значанй 2 веса двоичного разряда, ,1 - номер группы, каждая из которых состоит из двух разрядов ( О, 1, 2,,,), k - номер разряда

J в группе {k 1, 2). Тогда значения hj,, равны I 2- А 6 12 18 36 54 08 62 ,., , Данные системы вычисления обладают значительными преимуществами но сравнению с ФибоначчиеtO и обобщенными г, р-системами счисления.

Такие системы счисления позволяют строить более экономичные и более быстродействующие суммирующие устрой15 ства. При этом помехоустойчивость ,1, k, г-кодов сравнима с помехоустойчивостью кодов Фибоначчи, а диапазон представления чисел в j, k. r-кодах не ниже, чем в обобщенных

20 г, р-кодах. Выполнение арифметических операций в j, k, r-кодах значительно проще, чем з кодах с естественной избыточностью. Это обусловлено тем, что формирование как прямых,

25 так и обратных переносов носит ло- кальньй характер,

Приведем пример сложения чисел в j5 k, г кодах« При этом формирование частичной суммы S

прямого переноса -, и , m

00 10 10 11 01

3П22259

S (S)np,.8 l or 00 00 10 10 1 1

n p0 00 00 00 00 00 00

TlL0 00 00 00 00 00 00

A + в 1 or 00

Здесь и далее апострофами отмечены границы между группами разрядов. jg Из примера и уравнения (1) вытекает, что

2 /,1 hj,2 /-V 2 1

Причем в первом случае уравнения (З) всегда а . by. О где а; 20 и Ъ - i-e значения операндов А и В соответственно, а во втором случае

-v

Ъ

М,1

0. Это обуславливает

что в rtepBOM случае, если а Ъ:. 1, то распространение переноса в следующем частичном цикле может -быть не далее чем j, 1-разряд; во втором случае распространение переноса вj + 1,1-разряд; заканчивается в первом частичном цикле суммиро- вания. Это исключает формирование цепочки обратных переносов более чем в пределах двух смежных групп для люА О 1

В

О 10 П

состояния триггера О 01 10 вых.эл.задерж... 1 00 10

состояния триггера 1 01 00 вых.эл.3адерж. О 01 00

состояния триггера 1 01 00 вых.эл.3 адерж. О 10 10

состояния триггера 1 10 10 вых.зл.задерж. О 00 00

А+В Г Ю Ю 20

Перед началом суммирования на вход геры 1 устанавливаются в нулевое со- подается единичный сигнал и триг- стояние.

00 10 10 П 1323,

бых а

j,1

и Ъ . . и образование в про1 . К

межуточном цикле трех единиц слагавIP

п. О

ООр

15

20

25 30При этом j, 1-разряды в регистрах дпя хранения обратного переноса содержат нули,

В качестве регистра для приема и хранения обратных переносов в циклах подсуммирования предложено использовать триггеры со счетными входами. При этом время поступления П gp относительно времени поступления П пр в . J, 2-разряд должно быть задержано на г + . Тогда -Сомы + + пз1г1 где пэО), (tl- время срабатывания элементов 6 и 3 задержки соответственно.

Рассмотрим работу устройства на примере суммирования чисел А 1 О П 01 и В 0 10 11. Алгоритм суммирования запишем в виде следующей таблицы

1-й такт подсуммирования

2-й такт подсуммирования

3-й такт подсуммирования

|ри суммиропании в ;,, k, г-кодах на входе 10 сохраняется единичнътй потенциал. При поступле 1ии значений первого операнда на 8 в соответствии с примером триггерь Ь-1, 1-3 и 1-4 устанавливаются в единичное состояние через элементы ИЛИ 4-1, 4-3 и 4-4. В следующем такте на входы 9 и вторые входы элементов ИЛИ 4--1 ; 4-2 и 4-4 поступают сигналы от единичных значений второго операнда В результате триггеры 1-1 и 1-4 установлены в нулевое состояние, при этом с выходов элементов И 2 соответствующих разрядов через элементы задерг-ки 3-1 и 3-4 данных разрядов на третьи входы элементов ИЛИ 4-2 и 4-5 поступят единичные сигналы, В результате триггер 1-5 установлен в , а триггер 1-2 сброшен Б О и соответственно срабатывает элемент И 2 152 разряда«

То1 да через время Т |, ,,| на вход злемента И 2 251-разряда и на счетны вход триггера Ь-З поступает единичный сигнал, которым данный триггер сбрасывается в О, а на выходе 3-3 появится единичтгкый си:гнаЛэ которым триггер 1-4 -через элемент 1-ШИ 4-4 установится в единичное состояниес Через время Tf,5(gj с выхода элемента задержки сработает элемент И 5 1;2 разряда и триггер 1-2 установит-- ся Б 1 сигналом с выхода элемента И-Ш 4-2. Через время ;,а((, отсутст- Biie сигналов с выхода элементов 3-13„„о ,3-5 и 6-1 и 6-2 задержки свидетельствует об окончании процесса сум шрованияс На выходе 7 буде7 код А В 1 10 10 20 ,„ .

Составитель М. Е;сенина Редактор П. Герепги Техрэд А.Кравчук Корректор Л. Натай

2864/44

Тираж 672 Лодписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 1130355 Москваэ Ж-ЗЗ., Раущская наб,, д. 4/5

Производственно-полиграЛическое предприятие, г, Ужгород, ул. Проектная, 4

f 0

5

0

5

Формула изобретения

Накапливающий сумматор, содержащий в каждом разряде счетный триггер, первый и второй элементы И, элемент ИЛИ и первый элемент задержки, причем входы первого и второго операнда данного разряда соединены с первым и вторым входом элемента ИЛИ, выход которого соединен со счетным входом счетного триггера и первым входом первого элемента И, второй вход которого соединен с прямым выходом счетного триггера и выходом суммы данного разряда сумматора, вход сброса счетного триггера каждого разряда соединен с входом установки в ноль сумматора, первый вход второго элемента И каждого разряда соединен с входом задания режн:ма сумматора, отличающийся тем, что, с целью расширения функциональных возможностей за счет суммирования чисел в J, k, г-кодах с сохранением функции суммирования в двоичных кодах, в каждый четный разряд сумматора введен второй элемент задержки, причем выход первого элемента И данного разряда соединен чер1ез первый элемент задержки с третьим входом элемента ИЛИ следующего разряда и в каждом нечетном разряде выход первого элемента И соединен через второй элемент задержки со вторым входом второго элемента И предыдущего четного разряда, выход второго элемента И данного разряда соединен с четвертым входом элемента ИЛИ данного разряда .

Изобретение относится к области вычислительной техники и может быть использовано при построении помехоустойчивых специализированных цифровых систем контроля и регистрации технологических параметров. Целью изобретения является расширение функциональных возможностей за счет суммирования чисел в J, k, г-кодах при сохранении функции суммирования в традиционных двоичных кодах. Сумматор содержит в каждом разряде триггеры 1 со счетным входом, элементы 3 задержки, элементы И 2, элементы ИЛИ 4 и в каждом четном разряде содержит дополнительно элемент 6 задержки и элемент ИЛИ 5. 1 ил, S (Л со ю кэ to ел о