Микропрограммное устройство управления Советский патент 1987 года по МПК G06F9/22 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлершем.

Цель изобретения - расширение области применения за счет анализа логических условий, поступающих по второму входу логических условий устройства.

На фиг.1 приведена функциональная схема устройства; на фиг.2 - блок- схема алгоритма работы устройства.

Устройство содержит блок памяти микропрограмм, содержащий поле 1( микроопераций, поле 1 кода логических условий, поле Ц модифицируемого разряда адреса, поле 1 немодифицируемых разрядов адреса, регистр 2 адреса, регистр 3 микроопераций с выхо дами конца команды 3, и конца работы 3 и выходом 3 микроопераций, регистр 4 кода команды с выходами поля адреса А, и поля адреса перехода, поля признака перехода и поля кода логических условий 4 , буферный регистр 5 с выходами поля 5, адреса перехода, поля 5 признака перехода и поля 5j кода логических условий, коммутатор 6 адреса, триггер 7 пуска генератор 8 тактовых импульсов с первым 8, и вторым 82 выходами, первый 9 и второй 10 мультиплексоры,элемент И 11, элемент И 12, выход 13 мультиплексора 9, вход 14 пуска устройства вход 15 кода команды, первьй вход 16 логических условий, второй вход 17 логических условий.

Микропрограм 1ное устройство управления работает следующим образом.

В исходном состоянии все элементы памяти устройства находятся в нулевом состоянии за исключением разряда регистра 3 микроопераций, соответствующего выходу 3 конца команды регистра (цепи установки исходного состояния устройства условно не показаны) .

По сигналу Пуск с входа 14 устройства триггер 7 пуска устанавливается в единичное состояние и включает генератор 8 тактовых импульсов. По заднему фронту первого иьтульса.с выхода 8, генератора 8, прошедшего через открытый элемент И 12, в регистр 4 запишется информация. Код операции с его выхода 4, поступит через коммутатор 6 адреса на вход ре

5

5

0

0

5

0

5

гистра 2 адреса, а альтернативный адрес ветвления, метка ветвления и код логических условий программы поступят на вход буферного регистра 5.

Второй импульс с выхода 8 генератора 3 подтвердит исходное состояние регистра 3 микроопераций. По заднему фронту следующего тактового импульса с выхода 8( генератора 8 код операции с выхода 4, регистра 4 запишется в регистр 2 адреса, альтернативный адрес ветвления, метка и код логических условий с выхода 4 регистра 4 запишутся в буферный регистр 5, а в регистр 4 запишутся очередной код операции, альтернативный адрес ветвления, метка ветвления и код логических условий программы.

Начальньй адрес (код операции) с выхода регистра 2 поступит на вход блока 1 памяти и на его выходах появится первая микрокоманда. По заднему фронту тактового импульса с выхода 8 генератора 8 операционная часть микрокоманды с выхода 1, блока 1 памяти запишется в регистр 3 микроопераций и на его выходе 3, конца команды пропадает единичный сигнал, который запретит прохождение тактовых импульсов через элемент И 12.

На вход регистра 2 адреса коммутатором 6 будет скоммутирован текущий адрес очередной микрокоманды, поступающий на его первый информационный вход (немодифицируемые разряды адреса с выхода 1 блока 1 памяти, а мо- дифии;:руемый разряд с выхода мультиплексора 9 логических условий). С выхода регистра 2 адрес очередной

микрокоманды поступит на вход блока 1 памяти и т.д. В дальнейп ем устройство работает аналогично.

При записи в регистр 3 операционной части последней микрокоманды микропрограммы на его выходе 3. конца команды появится единичный сигнал. Устройство закончило выполнение операции. Если после ее выполнения в программе нет ветвления (условного

50 перехода), на что указывает нулевое значение метки, хранящейся в буферном регистре 5, коммутатор 6 коммутирует на вход регистра 2 адреса очередной код операции, записанный в ре55 гистре 4. Элемент И 12 открыт.

По следующему импульсу с выхода 8 генератора 8 в регистр 2 считывается код операции с выхода 4 регистpa 4, a в регистр 5 - остальная информация. После записи операционной части первой микрокоманды этой микропрограммы в регистр 3 на его выходе 3 конца команды появляется нулевой сигнал. Далее устройство работает ана.погично первому случаю.

Если после окончания операции (микропрограммы) в программе необходимо выполнить условный переход, то в этом случае значение сигнала метки равно единице. Так как значение сигнала на выходе 3, конца команды регистра 3 единичное, он разрешает работу мультиплексора 10 и на его выходе появится проверяемое логическое условие программы, в зависимости от значения которого коммутатор 6 будет передавать на вход регистра 2 адреса или адрес (текущий), записанный в поле адреса последней микрокома1щы микропрограммы, или альтернативный адрес ветвления программы с выхода поля 5, буферного регистра 5.

По заднему фронту импульса с выхода 8, генератора 8 скоммутированный на вход регистра 2 адреса запишется Б него и далее цикл работы устройства повторится. Таким образом, осуществляется условный переход (ветвле- ние) в программе на микропрограммном уровне.

При записи операционной части последней микрокоманды последней микропрограммы на выходе 3 конца работы регистра 3 появится единичньш сигнал который выключит триггер 7 пуска, нулевой сигнал с выхода которого поступает на вход генератора 8 и формирование тактовых импульсов прекращает- ся. Работа устройства заканчивается.

Формула изобретения

Микропрограммное устройство управ- ления, содержащее блок памяти микропрограмм, регистр адреса, регистр микроопераг;ий, коммутатор адреса, триггер пуска, генератор тактовых импульсов, первый мультиплексор логи- ческих условий, причем вход пуска устройства соединен с входом установки в 1 триггера пуска, выход которого соединен с входом пуска генератора тактовых импульсов, выход ком- мутатора адреса соединен с информа- входом регистра адреса, выход которого соединен с адресным входом

блока памяти микрогф11грамм, выхпд поля микрооперащп которого тсдннсн с информационным входом регистра микроопераций, выход которого соединен с выходом микроопераций устройства, выход поля модифицируемого разряда адреса блока памяти микропрограмм соединен с первым информаиио 1ным входом первого мультиплексора логических условий, выход поля кода логических условий блока памяти микропрограмм соединен с управляющим входом мультиплексора логических условий, первый вход логических условий устройства соединен с вторым информационным входом первого мультиплексора логических услов{5й, пьгход которого и выход поля нe oдифициpye:I,rx разрядов адреса блока памяти микропрограь м соединены с первым информационным входом коммутатора адреса, выход признака конца работы регистра микроопераций соединен с входом ки в О триггера пускл, первый и второй выходы генератора тактовых импульсов соединены с вxoдa И синхронизации соответственно регистра адреса и регистра микроопераций, о т - лич ающееся тем, что, с целью расщирения области применения за счет анализа логических условий, поступающих по второму входу логических условий устройства , устройство содержит регистр кода команд), буферный регистр, второй ryльтиплeк- сор логических условий, первьй и второй элементы И, причем вход кода команды устройства соединен с информационным входом регистра кода команды выход поля адреса которого соединен с вторым информационным входом коммутатора адреса, выход поля адреса перехода, поля признака перехода и поля кода логических условий регистра кода команды соединены с информационным входом буферного регистра, выход поля адреса перехода которого соединен с третьим информационным входом коммутатора адреса, выход поля кода логических условий буферного регист-- ра и второй вход логических условий устройства соединены соответственно с первым управляюштм и информационным входами второго мультиплексора логических условий, выход признака конца команды регистра микроопераций соединен с первым входом первого элемента И, с первым входом второго элеиента И и с вторым управляющим входом второго мультиплексора логических условий, первый выход генератора тактовых импульсов соединен с вторым входом второго элемента И, выход которо- го соединен с входом синхронизации регистра кода команды и с входом синхронизации буферного регистра, выход поля признака перехода буферного регистра соединен с вторьм входом пер- вого элемента И, выход которого соединен с первым управляющим входом коммутатора адреса, выход второго

КК- MHtu команды (быход 25 ЯСЗ). Kf - яамви faSomu (бымд 26 яез), М-н9ткя (пмл S.I KCS), /fy/MMA значение /тичесмю ислобив

9 npoipttHHt (Оь.ход пик 10}, MtMt. ft.9l -код слебующеео адреса,

дюрнирденый на дыходах 2 и /J.

Фм. 2

Редактор П.Герещи

Составитель А.Михайлов

Техред Л.Олийнык Корректор Л.Патай

Заказ 2865/45 Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, А/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.

мультиплексора логических условий соединен с вторым управляющим входом коммутатора адреса, выход признака конца команды регистра микроопераций соединен с третьим управляющим входом коммутатора адреса, выход поля признака перехода буферного регистра соединен с четвертым и пятым управляющими входами коммутатора адреса, выход второго мультиплексора логических условий соединен с шестым управляющим входом коммутатора адреса,

Изобретение относится к вычислительной технике и автоматике и может быть использовано в ЭВМ и системах с микропрограммным управлением. Цель изобретения - расширение области применения за счет анализа логических условий, поступающих по второму входу логических условий устройства. Микропрограммное устройство управления содержит блок 1 памяти, регистры адреса 2, микроопераций 3, кода операций 4 и буферный 5, коммутатор 6 адреса, триггер 7 пуска, генератор 8 тактовых импульсов, два мультиплексора 9 и 10 логических условий, первый 1 1 и второй 12 элементы И. 2 ил. (Л f7