Микропрограммное устройство управления с контролем Советский патент 1986 года по МПК G06F11/36 

to

О5

. 1 Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЭВМ и вычислител ных системах с микропрограммным -управлением. Целью изобретения является увеличение производительности устройства На фиг. 1 приведена функциональна схема микропрограммного устройства управления с контролем, на фиг, 2 функциональная схема мультиплексора адреса. Микропрограммное устройство управ ления с контролем (фиг, 1) содержит блок 1 памяти микрокоманд, содержаш;и выход 1.1 старших (немодифицируемых) разрядов адреса, выход 1.2 г-шкроодераций; выход 1,3 младшего (модифицируемого) разряда адреса, вызсод 1 .4 признака проверки логических условий выход 1.5 кода логических условий; регистр 2 адреса, регистр 3 микроопе раций, регистр 4 адреса возврата, блок 5 мультиплексирования, мультиплексор 6 логических условий, первый дешифратор 7, шифратор 8 триггер 9, пуска, генератор 10 тактовых импульсов, триггер 11 ошибки, элемент И-НЕ i2, первьш 13, второй 14, третий 15 элементы И, первьш 16, второй 17 эле менты ИЛИ, вход 18 кода операции уст ройства, вход 1У значений логических условий устройства, вход 20 пуска устройства, выход 21 микроопераций устройства, выходы 21.1-21.3 микроопераций конца команды, конца работы и конца обработки прерываний соответственно, выход 22 сигнала ошибки устройства, первый: 23 и второй 24 выходы генератора 10 тактовых импульсов, первый 25 и второй 26 выходы мультиплексора соответственно. На фиг, 2 представлен блок .плексирования адреса, содержащий второй дешифратор 27, коммутатор 28, третий элементы ИЛИ 29. Супщость способа контроля состоит в следующем,. , В поле логических условий каждой н&чальной микрокоманды заносят фиксированньй код, который соответствует номеру неиспользуемого логического уровня. Например, если всего устройством проверяется десять логических условий у, 5 у,, ,,,,, , которые кодируются четырехразряднь(ми код,ами 0001,. 0010, ,,., 1010 соответственно 42 то такими фиксированными кодами могут быть коды 1011, 1100, .,.,1111. Предположим, что в качестве такого фиксированного кода выбран код 1100. Тогда код 1100 записьгоается в поле логических условий всех начальных микрокоманд, Множество всех логических условий может быть условно разбито на два подмножества: периодически контролируемых (проверяемых) логических условий п - -fx 1 , непрерывно контt-1 - W ролируемых логических условии Мц (Х.Ч . . J1. 1J, Логические условия л- являются условиями, по которым осуществляются ветвления в микропрограмме в определенных точках, предусмотренных управляющим алгоритмом. Если же необходимо (параллельно с его выполнением) осуществлять дополнительный контроль параметров управляемого объекта с помощью логического условия Х в течение выполнения всей микропрограммы R или ее фрагмента й(, то он преобразуется к виду У U Ч UNi-ftijX.p Т I... A-.Jp f , U,,.i где A.|) - микрокоманды, входящие в /iRi., которые не являются микрокомандами ветвления, 0 ГГки Д(Хр) - микропрограмма обработки прерывания при Хр 1 (выходе контролируемого параметре за пределы допуска). Сущность изобретения состоит в повышении быстродействия устройства путем обеспечения возможности npoBejprки непрерывно контролируемых логических условий без введения пустых микрокоманд; организации возврата в точку основной микропрограммы, в которой был обнару7кен выход из допуска непрерывно контролируемого параметра; исключения части пустых микрокоманд при выполнении фрагментов микропрограмм, содержащих точки схождения от группы микрокоманд условного перехода; организации оперативного контроля появления запрещенных комбинаций, значений меток (конца команды, конца команды прерьшания) и единичного значения непрерьшно контролируемого логического условия. Введение признака проверки логических условий (один разряд) в фор3мат микрокоманд позволяет различать обычные микрокоманды ветвления от микрокоманд с непрерывно контролируе мыми логическими условиями. Непрерыв но контролируемые логические условия будем различать как аварийные и неаварийные. Аварийные логические усло вия приводят к останову устройства. Неаварийные логические условия требуют прерывания и выполнения соответствующей микропрограммы обслуживания прерывания. Предлагаемое микропрограммное уст ройство управления с контролем работает в следующих режимах:реализация линейных микрокоманд реализация мик рокоманд ветвления-, реализация микро команд ветвления с непрерывно контро лируемыми логическими условиями, организация контроля соответствия первой считанной микрокоманды начальным микрокомандам микропрограмм. В исходном состоянии все элементы схемы приведены в О. Только в разряде микрооперации, соответствующем выходу 21.1 регистра 3 записана единица. Цепи приведения схемы в исходное состояние условно не показаны. Работа устройства начинается после поступления на вход 20 сигнала Пуск, по которому устанавливается в единичное состояние триггер 9. По первому тактовому импульсу с выхода 23 генератора 10 в регистр 2 заносится код с входа 18. Этот код записывается в регистр 2 через мультиплексор, на первый управляющий вход которого поступает единичный сигнал с выхода 21.1 регистра 3. По коду, считанному из регистра 2, с блока па мяти (БП) 1 выбирается микрокоманда Рассмотрим работу устройства в приведенных выше режимах. 1-й режим.Пусть реализуемая микрокоманда - линейная микрокоманда. Опе рационная часть кода линейной микрокоманды по заднему фронту второго та тового импульса с выхода 24 генератора 10 заносится в регистр 3 и на выход 21 устройства. Старшие (немодифицируемые) разряды адреса с выхо да 1.1 БП 1 поступают на соответствующие входы второго информационного входа мультиплексора 5, а младший разряд без изменения через второй элемент ИЛИ 17 поступает на вход младшего разряда второго информаци144онного входа блока 5 мультиплексирования адреса. Если на выходах 21.1 и 21.2 присутствуют нулевые сигналы то по очередному тактовому импульсу с выхода 23 генератора 10 текущий адрес очередной микрокоманды заносится в регистр 2. При реализации всех линейных микрокоманд устройство функционирует аналогично описанному выше алгоритму. 2-й режим. Пусть реализуемая микрокоманда - микрокоманда условного перехода. Старшие разряды адреса с поля БП 1.1 поступают на соответствующие входы второго информационного входа блока 5 мультиплексирования адреса. Операционная часть поступает в регистр 3. Значение цоля 1.4 в формате микрокоманды равно 0. Младший разряд адреса очередной микрокоманды поступает на первый вход , второго элемента ИЛИ 17. По коду логических условий, записанному в -поле 1.5 БП 1, с входа 19 выбирается значение проверяемого логического условия и поступает на первый элемент И 13. Мпадший разряд адреса модифицируется значением О или 1 и поступает на соответствующий вход второго информационного входа блока 5 с выхода элемента ИЛИ 17. Далее устройство работает аналогично описанному выше алгоритму, 3-й .режим. Пусть реализуемая микрокоманда - микрокоманда ветвления с непрерывно контролируемым логическим условием. В формате микрокоманды в поле 1,4 пр - сутствует единичный сигнал. По коду логических условий с поля 1.5 БП 1 определяется тип проверяемых непрерывно контролируемых логических условий. При проверке аварийных логических условий сигнал с второй группы выходов дешифратора через первый элемент ИЛИ 16 поступает на R-вход триггера 9 пуска и устанавливает его в исходное состояние, тем самым прекращая работу генератора Ю тактовых импульсов и работу устройства в целом. При проверке неаварийных логических условий сигнал с первой группы выходов дешифратора 7 поступает на вход шифратора, который обеспечивает запись адреса прерывания через мультиплексор 5 адреса в регистр 2. По адресу прерывания обеспечивается выход в точку микропрограммы, с которой начинается отработка сигнала 5 Не норма. По окончании отработки ,с выхода 21,3 регистра 3 на соответ-ствующий управляющий вход блока 5 поступает единичный сигнал, разрешая считывание адреса возврата (на котором произошло прерывание) с регист ра 4. По очередному первому тактовому импульсу с выхода 23 генератора 10 адрес возврата заносится в регист 2. Далее устройствй работает аналогично описанному выше алгоритму. 4-й режим. Организация контроля соответствия первой считанной микрокоманды начальным микрокомандам микропрограмм. Предлагаемое микропрограммное устройство управления с кон ролем обеспечивает эффективный контроль однократных, двухкратных и т.д. ошибок в поступившем коде операции либо при его прохо/кдении через блок 5 и регистр 2, если адрес начальных микрокоманд микропрограмг-J выбран таким образом, что кодовое расстояние между ними равно двум, трем и т.д. Обеспечить это при програгП шровании БП 1 не составляет труда, т.е. в реальных задачах управления число начальньк микрокоманд составляет десят и менее дтроцентов от общего числа микрокоманд. В общем случае в поле логических условий каждой начгшьной микрокоманды заносится фиксированньй код, который соответствует номеру не используемого логического условия. После считывания каждой первой микро команды проверяется содержимое поля кода логических условий на элементе И-НЕ 12, Если оно отлично от значения фиксированного кода (на выходе элемента И-НЕ 12 единица), то это оз качает, что код, поступивший на вход 18 устройства, не является кодом опе рации вследствие его искажения в результате сбоя или отказа аппаратных (программных) средств верхнего уровня, В этом случае устройством формируется сигнал ошибки на выходе 22 и устройство прекращает работу. В тех случаях, когда одна или нес колько микропрограмм начинаются с микрокоманд ветвления, у которых поле логических-условий занято, то при программировании этих микропрограмм также как и в прототипе вводятся дополнительно специальные пустые микрокоманды. Способность устройства ис ключить часть пустых микрокоманд при выполнении фрагментов микропро14Sграмм, содержащих точки схождения от группы микрокоманд условного перехода, позволяет также повысить быстродействие устройства. Суть данного режима заключается в том что если имеется операторная вершина с двумя входами, устройство способно формировать альтернативные адреса двумя способами: обычным, что требует дополнительную пустую микрокоманду для развязки таких фрагментов, через шифратор 8. ч„ В данном случае адрес прерывания i запоминается в регистре возврата, но возврат не нужен, так как прерывание произошло внутри микропрограммы. Если будет необходим выход на микропрограмму, то очередной адрес прерывания (возврата) запрет содержимое регистра 4 адреса возврата. Организация оператизного контроля появления запрещенных комбинаций значений меток конца команды, конца команды прерываний :д единичного значения непрерывно ко:чтролируемого логического условия осуществляется на элементе ИЛИ 29. При наличии запрещенных кодовых комбинаций на управляющих входах мультиплексора 5 сигнал на выходе 26 через первый элемент И 16 поступает на триггера пуска, тем самыг- останавливая работу устройства. Формула изобретения MiiKponporpai-n-iHoe устройство управления с контролем 5 содержащее блок памяти микрокоманд, регистр адреса, регистр микрооперац)й, коммутаторы, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, триггер ошибок, элемент И-НЕ, первьй элемент ИЛИ, причем вход кода операции устройства соеди- : нен с первым инфО змационным входом коммутатора, вьгход которого соединен с информадионньм входом регистра адреса, выход которого соединен с адресньщ входом блока памяти ivfHKpoкоманд5 выходы поля старших разрядов адреса и поля микроопераций которого соединены соответственно со старвшми разрядами второго икформационного входа ко14мутатора и с информационным входом регистра ьшкроопераций, выход поля логических условий блока памяти микрокоманд соединен с управляющим 71 входом мультиплексора логических условий и с входами элемента И-НЕ, выход которого соединен с информационным входом триггера ошибки, вход логических условий устройства соединен с информационньм входом мультиплексора логических условий, вход пуска устройства соединен с входом установки в единицу триггера пуска, выход которого соединен с входом запуска генератора импульсов, первый и второй выходы которого соединены с входами синхронизации регистра адреса и регистра микроопераций соответственно, выход признака конца команды регистра микроопераций соедине с входом синхронизации триггера ошиб ки, выход которого соединен с выходо ошибки устройства и с первым входом первого элемента ИЛИ, выход признака конца работы регистра микрооперации соединен с вторым входом первого элемента ИЛИ, выход -которого соединен с входом установки в О триггера пуска, выход регистра микроопераций соединен с управляющим выходом устройства, отличающееся ем, что, С целью повышения быстродействия, в него введен регистр адре са возврата, первый и второй дешифра торы, шифратор, с первого по третий элементы И, второй и третий элемент ИЛИ, причем выход регистра адреса соединен с информационным входом регистра адреса возврата, выход которо го соединен с третьим информационным входом коммутатора, выход поля младшего разряда адреса блока памяти микрокоманд соединен с первым входом второго элемента ИЛИ, выход которого соединен с младшим разрядом второго 148 информационного входа коммутатора, выход признака проверки непрерывно контролируемых логических условий блока памяти микрокоманд соединей с инверсным входом первого элемента И и первым входом второго элемента И, выход мультиплексора логических условий соединен с прямым входом первого элемента И и вторым входом второго элемента И, выход .которого соединен с первым входом третьего элемента И, стробирующим входом первого дешифратора и с первым входом второго дешифратора, первая группа выходов которого соединена с входами третьего элемента ИЛИ, выход которого соединен с Третьим входом первого элемента ИЛИ, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход признака конца обработки прерывания регистра микроопераций соединен с вторым входом второго дешифратора, первый выход генератора импульсов соединен с вторым входом третьего элемента И, выход которого соединен с входом син- , хронизации регистра адреса возврата, выход поля логических условий блока памяти микрокоманд соединен с информационным входом первого дешифратора, первая и вторая группа выходов которого соединены с входами первого элемента ШШ и с входами шифратора соответственно, выход которого соединен с четвертым информационным входом коммутатора, вторая группа выходов второго дешифратора подключена к соответствующим управляющим входам коммутатора,выход признака конца команды регистра микроопераций соединен с третьим входом второго дешифратора.

Изобретение относится к области , автоматики и вычислительной техники и может быть использовано в ЭВМ и вычислительных системах с микропрограммным управлением. Цель изобретения повышение быстродействия устройства. Микропрограммное устройство управления с контролем содержит постоянное запоминающее устройство микрокоманд, регистр адреса, регистр микроопераций, регистр возврата, мультиплексор адреса, мультиплексор логических условий, дешифратор, шифратор, триггер пуска, генератор тактовых импульсов, триггер ошибки, элемент И-НЕ, первый, третий элементы И, первый, второй элементы ИЛИ. Данное техническое решение позволяет повысить быстродействие устройства пуi тем исключения пустых микрокоманд при проверке непрерывно контролируеСЛ мых логических условий. 2 ил.

7.1-1 3«7 W4ffflrCyS 18 l ffHfT

Q P О

ffmfSf l;

от ffe/