Буферное запоминающее устройство Советский патент 1987 года по МПК G11C19/00 

1

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запо- €инающих устройств каналов и устройств обмена.

Целью изобретения является повьше ние быстродействия устройства.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит накопитель 1, Счетчик 2 адресов, блок 3 сравнения, Вход 4 записи, вход 5 чтения, счетчик 6 адресов, элемент И-ИЛИ 7, элемент И 8, одновибратор 9, тактовый вход 10, информационные выходы 11 и йнформаисионные входы 12,

Устройство работает следующим образом.

Перед началом записи информации счетчики 2 и 6 адресов устанавливают .ся в исходное состояние (цепи установки в исходное состояние перед режимом записи не показаны).

При выполнении режима записи (наличие сигнала на входе 4 записи) импульсы записи с тактового входа .10 устройства через элементы И 8 и И- ИЛИ 7 поступают на тактовые входы счетчиков 2 и 6 адресов. Информация, поступающая на Информационные выходы 11 устройства, записывается в накопитель 1 по адресам5 формируемым счетчиком 6 адресу. Счетчики 2 и 6 адресов как во время записи, так и. по окончании имеют одинаковое значение. По спаду сигнала записи на входе 4 записи одновибратор 9 вырабатывает импульс установки в исходное состояние счетчика 6.

Таким образом, перед режимом чтения счетчик 6 адресов обнулен, а счетчик 2 адресов показывает количество использованных адресов при записи.

В режиме чтения (наличие сигнала на входе 5 чтения ) импульсы чтения с тактового входа 0 устройства чеРедактор Н.Лазаренко Заказ 3116/49

Составител ь С..Шустенко

Техред А.Кравчук Корректор Л.Пилипенко

Тираж 589Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

, Про изводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.

3255652

рез элемент И-ИЛИ 7 поступают на тактовый вход счётчика 6. Информация по соответствующим адресам, формируемым счетчиком 6, из накопителя 1 поступает на вход 12 устройства.

Выходы счетчиков 2 и 6 адресов сравниваются блоком 3 сравнения. Выходы блока 3 сравнения (меньше, равно, больше) могут анализироваться cooтвeтcтвyющи ш специальными устройствами контроля и обработки для принятия решения при сбоях или не- справностях.

Формула изобретения

0

0

Буферное запоминающее устройство, содержащее накопитель, информационные входы и выходы которого являются соответствующими входами и выходами ус гройства, первьм и второй счетчики адресов, элемент И-ИЛИ, блок сравне- 5 ния, первый вход которого подключен к выходу первого счетчика адресов, выход второго счетчика адресов подключен к адресному входу накопителя, выход блока сравнения является выходом сигнала останова устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит одновибратор и элемент И, первьш вход которого является тактовым входом устройства и подключен к первому входу элемента И-ИЛИ, второй вход которого является входом записи устройства и подключен к второму входу элемента И и входу установки второго счетчика адресов, счетный вход которого подключен к выходу элемента И-ИЛИ, третий вход которого является входом чтения устройства, второй вход блока сравнения подключен к выходу второго счетчика адресов, выход элемента И подключен к счетному входу первого счетчика адресов.

5

0

5

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств каналов и устройств обмена. Целью изобретения является повышение быстродействия устройства. Устройство содержит накопитель 1, счётчик 2 адресов, блок 3 сравнения, счетчик 6 адресов, элемент И-ИЛИ 7, элемент И 8 и одновиб- ратор 9. Поставленная цель достигается тем, что в устройстве между - адресным счетчиком и накопителем отсутствуют элементы, вносящие дополни тельные задержки. 1 ил.