Микропроцессор Советский патент 1987 года по МПК G06F15/00 

Изобретение относится к вычислительной техиике, а в частности к микропроцессорным системам с микропрограммным управлением, и может быть использовано в устройствах обработки телевизионного изображения.

Целью изобретения является повышение производительности микропроцессора.

На фиг. 1 представлена функциональная схема микропроцессора; на фиг. 2 - схема блока синхронизаци и обработки признаков; на фиг. 3 - алгорит.мы функционирования микропроцессора; на фиг. 4 - алгоритм взаимодействия блоков памяти и микрокоманд регистра; на фиг. 5 и 6 - блок-схемы программы и распределения микрокоманд в блоках памяти соответственно; на фиг. 7 - операционный блок.

Микропроцессор содержит (фиг. I) регистр 1 микрокоманд, блок 2 синхронизации и формирвания признаков условий, блоки 3 и 4 памяти и операционный блок 5.

Блок 2 содержит (фиг. 2) регистр 6 условий, мультиплексор условий, включающий дешифратор 7, группу элементов И 8.1,..., 8.П и элемент ИЛИ 9, а также первый элемент НЕ I О, элементы И 11.1 и 11.2 и второй элемент НЕ 12.

Операционный блок 5 содержит (фиг. 7) восемь операционных элементов 13.1,..., 13.8, схему 14 ускоренного переноса и дешифратор 15. Элементы 13 могут быть выполнены в виде микросхем К 589ИК02, а схема 14 - в виде микросхемы К 589ИКОЗ.

Микропроцессор работает следующим образом.

Для выборки первой микрокоманды программы на вход начальной установки микропроцессора подается импульс, который обнуляет регистр 1, а также устанавливает в начальное состояние блок 2. В результате на адресные входы первого и второго блоков памяти (блоки 3 и 4 соответственно) поступает нулевой код с регистра 1, а на управляющие входы блоков 3 и 4 поступают соответственно логические «О и «1 с первого и второго ВЬЕХОДОВ блока 2, т.е. разрешающий сигнал поступает на блок 4.

Таким образом, первая микрокоманда программы должна размещаться по нулевому адресу блока 4. Ограничений на адреса остальных микрокоманд нет, за исключением требования размещать Две микрокоманды, следующие за условным переходом, по одному и тому же адресу в блоках 3 и 4. После появления первой микроко- .манды параллельно начинаются три процесса: выборка следующей микрокоманды по адресу, определяемому кодом адресного поля, первой микрокоманды (этому полю соответствуют первые выходы блоков 3 и 4), дешифрация вида перехода (номера признака при условном переходе и номера блока памяти при безусловном переходе) блоком 2 по сигналу управления из поля условия микрокоманды (поле микрокоманды, соответствующее четвертым выходам блоков 3 и 4) выполнение микроинструкций (Е) и выработка признаков ПРвмутр.) блоком 5 (например, в качестве признаков ПРвмутр. могут использоваться сигналы предварительных переносов, вырабатываемые в блока 5). К моменту окончания выборки следующей микрокоманды блок 2 вырабатывает разрешающий сигнал на управляющий вход одного из блоков 3 или 4, разрешая выдачу второй микроQ команды. С ее появлением начинается второй такт работы микропроцессора. В микропроцессоре происходят полное наложение процедур выборки микрокоманды из памяти (из блока 3 или 4) и выполнение микроинструкции (Е) в блоке 5 (в известном уст5 ройстве несмотря на конвейерную организацию взаимодействия микропрогра.м.много устройства управления и центрального процессора полного наложения этих процедур не происходит). Это уменьшает длительность такта микропроцессора. Кроме того, условный переход осуществляется за один такт. Так как адрес обеих микрокоманд, следующих за условным переходом, одинаков, то он выдается в микрокоманде с условным переходом, не дожидаясь достоверности сиг5 нала признака (по состоянию которого произойдет ветвление); происходит выборка обеих микрокоманд параллельно с выполнением микрокоманды, по результату которой произойдет условный переход. К концу такта выборка обеих микрокоманд завершится, вы0 полняется текущая микрокоманда и формируется сигнал признака: взависимости от состояния признака в следующем такте выдается одна из вь бранных .микроко.манд. Таким образом, отсутствует необходимость в выполнении дополнительного «пустого так5 та, присущего известному микропроцессору.

Блоки 2 и 5 микропроцессора, а также

внешние устройства управляются сигналами

соответствующих полей микрокоманды. Для

нормальной работы этих блоков необходимо,

0 чтобы в течение такта в микрокоманде отсутствовали случайные состояния, какие-либо переключения, т.е. достоверная .микрокоманда, выдается от начала такта до самого его конца. Для обеспечения этого требования используется регистр 1 (фиг. 4). При

5 выдаче микрокоманды одним из блоков 3 или 4 эта микрокоманда записывается в регистр 1, в этот момент буфер регистра 1 отключен. Одновременно с этим начинается выборка информации из блоков 3 и 4 по еле дующему адресу микрокоманды, т.е. актив0 ный блок памяти (тот, который выдает текущую микрокоманду) через некоторое время начнет переключать свои состояния на выходах. Чтобы не допустить попаданий этих переключений на шину .микрокоманды (т.е. выдачи недостоверных состояний в микроко манде в середине такта), буфер активного блока памяти отключается. Синхронно включается буфер регистра 1, который становится источником микрокоманды до конца

такта. Так как в регистр 1 занесена текущая микрокоманда, то на шине микрокоманды переключений не происходит. К концу такта внутри блоков 3 и 4 завершится выборка информации и на буфер одного из этих блоков поступает разрешающий сигнал. Синхронно на буфер регистра 1 поступает запрещающий сигнал. В результате на шине микрокоманд появляется очередная микрокоманда. Синхронизация всех этих переключений осуществляется сигналами с выходов блока 2.

Регистр 1 необходим также для остановки циклов выборки микрокоманд из блоков 3 и 4 в режиме остановки всего микропроцессора. Дело в том, что первые выходы блоков 3 и 4 непосредственно соединены с их адресными входами. Такое соединение само по себе привело бы к автогенерации. Однако, если, имея регистр 1 во второй половине такта, когда микрокоманда записана в регистр 1 и выдается им на шину микрокоманд «заморозить это состояние, т.е. не подавать разрещающего сигнала на один из блоков 3 или 4 и не снимать разрешающий сигнал с регистра 1, то происходит остановка в процедуре выдачи

10

15

20

манда выдается блоком 3. При безусловном переходе в блок 4 в поле условия микрокоманды записывается состояние . Нулевой выход дешифратора не используется, т.е. на всех его выходах с 1-го по (n-f 1)-й будет логический «О, в результате очередная микрокоманда выбирается из блока 4. Разрешающим сигналом для блоков 3 и 4 служит синхросигнал, проходящий через элемент И 11 - 1 или элемент И 11-2 на управляющий вход блока 3 или 4. Кроме того по синхросигналу происходит запись микрокоманды в регистр 1. Синхросигнал, проходя через элемент НЕ 12, управляет буфером регистра 1: в момент высокого уровня синхросигнала логическая «1 поступает на первый или второй выход блока 2 (открывается буфер одного из блоков 3 или 4), а на буфер регистра 1 поступает запрещающий сигнал, в момент нулевого уровня синхросигнала на управляющие входы блоков 3 и 4 поступает логический «О (т.е. буферы блоков 3 и 4 закрыты), а на управляющий вход регистра 1 - логическая «1, открывающая его буферы. В этот момент возможна остановка микропроцессора (при «замораживании нулевого уровня синмикрокоманд. Для остановки всего микропро 25 хросигнала).

цессора необходимо также прекратить пода-При реализации блока 2 возможны варичу синхроимпульсов на блок 5. Все это (т.е. полная остановка микропроцессора) достига ется прекращением подачи синхроимпульсов на соответствующий вход микропроцессора. Частный случай остановки - такт с «растянутой длительностью (при работе с медленно действующими внешними устройствами); для реализации которого достаточно задержать поступления очередного синхроимпульса на микропроцессор.

При условном переходе из поля условия микрокоманды в регистр 6 (фиг. 2) поступает номер i признака (,....,n), по состоянию которого происходит условный переход. Код этого поля записывается в регистр 6, дешифрируется узлом 7 и состояние i-ro признака через i-й элемент И 8-1 поступает на элемент ИЛИ 9. Если i-й признак равен логическому «О, то на выходе элемента 9 будет логический «О, а на выходе элемента НЕ 10 - логическая «1. В этом случае открыт для прохождения сигнала элемент И 11-2, выход которого управляет буфером блока 4, т.е. условный переход по i-му признаку, равному логическому «О, произойдет в блок 4. Если i-й признак равен логической «1, то в результате будет открыт для прохождения сигнала элемент И 11 - 1, т.е. условный переход произойдет в блок 3. При безусловном переходе в блок 3 в поле условия микрокоманды записывается состяние + 1. При дещифрации этого состояния логическая «1 появляется на соответствующем выходе дещифратора 7 и поступает на (п-|-1)-й вход элемента ИЛИ 9. В результате разрешающий сигнал поступает ня элемент И 11 - 1, т.е. микроко30

35

40

45

50

55

анты, обусловленные конкретными временными соотношениями функционирования блоков и элементов микропроцессора. Например, для увеличения быстродействия блока 2 (в тех случаях, когда остальные блоки работают более быстро) можно отказаться от дешифратора 7, записывая в регистр 6 однопозиционный (унитарный) код. Это целесообразно при небольшом количестве признаков, так как унитарное кодирование увеличивает разрядность микрокоманды. Возможен вариант блока 2, в котором отсутствует регистр 6, в том случае, когда дещифратор 7 имеет больщую задержку (например, при большом количестве признаков); которая заменяет конвейерную задержку регистра 6, т.е. дешифратор кроме функции дешифрации выполняет функцию динамического элемента памяти. В этом случае поле микрокоманды должно быть соединено с регистром 1 аналогично всем остальным полям, так как необходимо сохранить состояние поля условия до конца такта. Дешифратор 7 представляет для дешифра дни время, почти равное длительности такта (т.е. дешифратор 7 может быть, многоразрядным).

При распределении микрокоманд в памяти (фиг. 5 и 6) первая микрокоманда Fi располагается по нулевому адресу блока 4. В адресное поле первой микрокоманды записывается адрес второй микрокоманды (например, А1), в поле условия - номер блока памяти при безусловном переходе (О илг п+1) или номер признака (,...,n) при условном переходе. Пусть переход по второй микрокоманде F2 происходит в ячейку А1 бло0

5

0

манда выдается блоком 3. При безусловном переходе в блок 4 в поле условия микрокоманды записывается состояние . Нулевой выход дешифратора не используется, т.е. на всех его выходах с 1-го по (n-f 1)-й будет логический «О, в результате очередная микрокоманда выбирается из блока 4. Разрешающим сигналом для блоков 3 и 4 служит синхросигнал, проходящий через элемент И 11 - 1 или элемент И 11-2 на управляющий вход блока 3 или 4. Кроме того по синхросигналу происходит запись микрокоманды в регистр 1. Синхросигнал, проходя через элемент НЕ 12, управляет буфером регистра 1: в момент высокого уровня синхросигнала логическая «1 поступает на первый или второй выход блока 2 (открывается буфер одного из блоков 3 или 4), а на буфер регистра 1 поступает запрещающий сигнал, в момент нулевого уровня синхросигнала на управляющие входы блоков 3 и 4 поступает логический «О (т.е. буферы блоков 3 и 4 закрыты), а на управляющий вход регистра 1 - логическая «1, открывающая его буферы. В этот момент возможна остановка микропроцессора (при «замораживании нулевого уровня син5 хросигнала).

0

5

0

5

0

5

анты, обусловленные конкретными временными соотношениями функционирования блоков и элементов микропроцессора. Например, для увеличения быстродействия блока 2 (в тех случаях, когда остальные блоки работают более быстро) можно отказаться от дешифратора 7, записывая в регистр 6 однопозиционный (унитарный) код. Это целесообразно при небольшом количестве признаков, так как унитарное кодирование увеличивает разрядность микрокоманды. Возможен вариант блока 2, в котором отсутствует регистр 6, в том случае, когда дещифратор 7 имеет больщую задержку (например, при большом количестве признаков); которая заменяет конвейерную задержку регистра 6, т.е. дешифратор кроме функции дешифрации выполняет функцию динамического элемента памяти. В этом случае поле микрокоманды должно быть соединено с регистром 1 аналогично всем остальным полям, так как необходимо сохранить состояние поля условия до конца такта. Дешифратор 7 представляет для дешифра дни время, почти равное длительности такта (т.е. дешифратор 7 может быть, многоразрядным).

При распределении микрокоманд в памяти (фиг. 5 и 6) первая микрокоманда Fi располагается по нулевому адресу блока 4. В адресное поле первой микрокоманды записывается адрес второй микрокоманды (например, А1), в поле условия - номер блока памяти при безусловном переходе (О илг п+1) или номер признака (,...,n) при условном переходе. Пусть переход по второй микрокоманде F2 происходит в ячейку А1 блока 4, тогда в поле условия (УСЛ 1) первой микрокоманды должен быть записан нулевой код. Таким образом, полный код первой микрокоманды: А1, О F1, УСЛ1. Переход от второй микрокоманды к третьей также безусловный. Если третью микрокоманду расположить по адресу АО блока памяти 3., то полный код второй микрокоманды равен АО, п+1, F2, УСЛ 2. От третьей микрокоманды происходит условный песинхровходу микропроцессора, отличающийся тем, что, с целью повышения производительности, он содержит второй блок памяти, регистр условий, мультиплексор условий, два элемента И и два элемента НЕ, причем ад- 5 ресные входы первого и второго блоков памяти соединены с третьим информационным выходом регистра микрокоманд, синхровход, вход сброса и выход регистра условий подключены соответственно к синхровходу и вхо

реход по признаку номер один (Пр. 1) к Q ду начальной установки микропроцессора и микрокоманде F4 при Пр. или к микро-адресному входу мультиплексора условий,

первый и второй информационные входы и выход которого соединены соответственно с выходом признака результата операционного блока, входом внешних условий микроА2, причем микрокоманда F4 должна рас- 15 процессора и первым входом первого эле- полагаться в блоке 4, а F5 - в блокемента И, вход и выход первого элемента

3. Исходя из расположения микрокоманд F4 и F5 и номера признака для условного перехода заполняются адресное поле и по ле условия микрокоманды F3, А2, 1 F3,

команде F5 при Пр 1 1.

Микрокоманды F4 и F5 должны быть расположены по одному адресу, например по

УСЛ 3 и т.д.

Формула изобретения Микропроцессор, содержащий первый

НЕ подключены соответственно к выходу мультиплексора условий и первому входу второго элемента И, вторые входы первого и второго элементов И и вход второго элемен- та НЕ соединены с синхровходом микропроцессора, входы управления отк.тючением выходов первого и второго блоков па.мяти и регистра микрокоманд подключены к выходам соответственно первого и второго элементов

блок памяти, регистр микрокоманд и опера- 25 И и второго элемента НЕ, вход сброса ре- ционный блок, синхровход, информацион- гистра микрокоманд соединен с входом на- ный вход, первый и второй информацион-чальной установки микропроцессора, выходы

ные выходы которого соединены соответст- поля микроинструкций, поля операции и венно с синхровходом микропроцессора, ин- поля адреса первого и второго блоков па- формационным входом микропроцессора, мяти подключены соответсгвенно к первому, информационным и адресным выходами зо второму и третьему информационным вхо- микропроцессора, первый, второй информа- дам регистра микрокоманд, а также его пер- ционные выходы и синхровход регистра вому, второму и третьему информацион- микрокоманд подключены соответственно к ным выходам, а выходы поля условия пер- входу микроинструкций операционного блока, вого и второго блоков памяти соединены с управляюш,ему выходу микропроцессора и информационным входом регистра условий.

ПРёнеш Р$нут

С Н.УСГ

синхровходу микропроцессора, отличающийся тем, что, с целью повышения производительности, он содержит второй блок памяти, регистр условий, мультиплексор условий, два элемента И и два элемента НЕ, причем ад- ресные входы первого и второго блоков памяти соединены с третьим информационным выходом регистра микрокоманд, синхровход, вход сброса и выход регистра условий подключены соответственно к синхровходу и вхо

ду начальной установки микропроцессора и адресному входу мультиплексора условий,

С йыбрана первая минрономанда

ПнК

Ho ja/to Выборки с/те- 8уюи4еи минрокомонды будзер 8н/7ю ен

ПпК

Продолжение ёыборни будоер отнлюи ен

ПнК

Уабершение ffuSopxu Sijipep

С Выбрана след1/ющая пинроног-ганда j

( Выбрана нобоя микрокоманда J

Записи пинрокопонды 5yip ер отключен

fiuHpoHor-ганЗа

выдается

памятью

г

Зобершение записи буер ер включен

Ма аа

инрономан- а выдаете InoddepwuSo- ется) 6yipep- ным регистром

Byipep отн/1Н}чен

Момент . возможной oc/no/ oSffu

( fmc/7J

Фиг.5

Изобретение относится к вычислительной технике, в частности к микропроцессорным системам с микропрограммным управлением, п может быть использовано в устройствах обработки телевизионного изображения. Целью изобретения является повы- 1пение производительности микропроцессора. С этой целью в микропроцессор, содержащий первый блок 3 памяти, регистр 1 микрокоманд и операционный блок 5, введены второй блок 4 памяти и блок 2 син.хрони- зации и формирования признаков, условий, содержащий регистр условий, мультиплексор условий, включающий дешифратор, группу элементов И п элемент ПЛИ, элементы И и элементы НЕ.7 ил. бнеш (Л СО оо 05 о ГчЭ ОО

АО Al А2 AJ АЧ A5

АО Al А2 ЛЗ

АЧ А5

Фиу.б i(-безразличное состояние