Устройство для приема информации Советский патент 1987 года по МПК G08C19/28 

Изобретение относится к области приеа и передачи информации и может быть спользовано для приема информации в двочном коде в системах с большим количеством передатчиков, работающих в общем анале связи.

Цель изобретения - повышение достоверности приема.

На чертеже приведена блок-схема цред- агаемого устройства для приема информации.

Устройство содержит счетчики 1 и 2, лемент НЕ 3, регистр 4 сдвига, дешифраор 5, блок 6 исполнительных элементов, четчик 7, дешифратор 8, формирователь 9 импульсов, элемент ИЛИ 10, элемент И-НЕ 11, дешифратор 12, элементы НЕ 13 и 14, коммутатор 15, элемент И 16, счетчик 17, формирователь 18 импульсов, блок 19 памяти, дешифратор 20, элемент ИЛИ 21, формирователи 22 и 23 импульсов, хро- низатор 24, генератор 25 импульсов, блок 6 сравнения, счетчик 27, регистр 28.

Формирователь 9 импульсов выполнен на счетчике. Формирователи 18, 22 и 23 импульсов содержат счетчики, элементы НЕ

Устройство работает следующим образом.

Информация в последовательном коде поступает на информационный вход устройства Б виде идентичных кодограмм, следующих одна за другой. Первый байт в каждой кодограмме представляет собой код маркера, который в других информационных байтах не повторяется, и соответствует началу кодограммы. Каждый информационный байт кодограммы содержит информацию, которую условно можно разделить на две группы; информационные биты и исполнительные биты. Биты информационные воздействуют, например, на элементы индикации, которые сами по себе не чувствительные к редким помехам и одиночным сбоям. Биты исполнительные воздействуют на исполнительные механизмы, которые не должны срабатывать от одиночных сбоев. Местоположение этих бит в информационных байтах задается заранее. Логические значения этих бит (0,1) определяются источниками, которые эти биты формируют, например, датчики напряжений, температур, давлений и других аналогичных параметров. В случае, например, превышения указанными параметрами критических значения отсутствующие биты информации получают значение логических единиц и должны быть с максимальной достоверностью доведены до исполнительных устройств.

После запуска генератора 25 импульсов включается хронизатор 24, на выходе которого формируются управляющие импульсы. Биты кодограмм последовательно поступают на информационный вход регистра 4 сдвига, информационный вход блока 19 памяти.

0

5

0

5

0

5

0

5

0

5

На тактовый вход регистра 4 сдвига подаются тактовые импульсы, сопровождающие каждый бит информации. Дещифратор 5 декодирует код маркера кодограммы после его накопления в регистре 4 сдвига и выдает сигнал, который обнуляет счетчик 7 общего числа бит и счетчик 17 исполнительных бит, тем самым обеспечивается начало отсчета поступающих бит информации в кодограмме. Кроме того, сигнал поступает на вход формирователя 9 импульсов. Последний выполнен на счетчике, который подсчитывает два импульса, соответствующих поступлению маркера с выхода дещифратора 5 во . время нулевого полуперйода управляющего сигнала хронизатора 24. Таким образом, на выходе формирователя 9 импульсов формируется импульс, длительность которого равна длительности одной кодограммы (от одного маркера до следующего) и который подается на вход элемента И-НЕ 11. В процессе поступления бит кодограммы счетчик 7 подсчитывает их число и формирует на своих выходах коды номеров бит, которые декодируются дещифратором 8. Последний выполнен так, что он декодирует только номера исполнительных бит кодограммы, достоверность приема которых должна быть высокой. Сигналы, соответствующие этим битах, с выходов дешифратора 8 через элемент ИЛИ 10 подаются на вход элемента И-НЕ 11, который открывается тактовыми импульсами сопровождения бит информации.

В моменты времени, когда элемент И- НЕ 11 закрыт, на его выходе имеется высокий уровень напряжения. При этом на входе «Запись/чтение блока 19 памяти задан режим записи информации, счетчик 1 обзора кодограмм установлен в нулевое состояние, выходы коммутатора 15 подключены к выходам счетчика 2 управляющими с.иг- налами с выходов элементов И-НЕ 11 и НЕ 14. Счетчик 17 работает от фронта выходного сигнала И-НЕ 11 и фиксирует число исполнительных бит, выделяемых дешифратором 8, т.е. на его выходах формируются нормализованные адреса исполнительных бит информации, что позволяет сэкономить емкость блока 19 памяти. Одновременно по положительному фронту выходного сигнала элемента И-НЕ 11 формирователь 18 импульсов формирует импульс, который через элемент ИЛИ 21 подается на формирователь 22 импульсов. С выхода формирователя 22 импульс поступает через элемент НЕ 13 на управляющий вход блока 19 памяти и происходит запись значения исполнительного бита в блок 19 памяти. Таким же образом происходит запись других исполнительных бит, выделенных из кодограммы дешифратором 8. Кроме того, импульс с выхода формирователя 22 импульсов подается на вход формирователя 23 импульсов, который формирует узкий импульс по заднему фронту входного сигнала и обнуляет счетчик 27. Во время открывания элемента И-НЕ 11 на его выходе формируется низкий уровень напряжения, при этом счетчик 1 включается на счет импульсов, поступающих с выхода хронизатора 24, выходы коммутатора 15 переключается с выходов счетчика 2 на выходы счетчика 1, на выходе «Запись/чтение блока 19 памяти включается режим чтения информации.

Счетчик 1 считает до числа, определяемого дешифратором 12, причем это число соответствует количеству кодограмм, подсчитываемых счетчиком 2, т.е. равно емкости счетчика 2. Счетчик 17 в это время установлен по текущему адресу исполнительного бита. Импульсы высокой частоты с выхода хронизатора 24 поступают на вход элемента И 16, который подготовлен к открыванию сигналами с выходов элементов НЕ 3 и 14. Импульсы с выхода элемента И 16 через элемент ИЛИ 21 поступают на вход формирователя 22 импульсов, который формирует импульсы обращения к блоку 19 памяти. Таким образом, по адресу данного бита просматриваются все значения этих бит во всех кодограммах, поступающих к данному моменту времени. Количество считанных единиц на выходе блока 19 памяти подсчитывается счетчиком 27. Это число с выходов счетчика 27 сравнивается с заранее заданным пороговым числом с помощью блока 26 сравнения. В случае превыщения порогового числа сигнал с выхода блока 26 сравнения подается на управляющий вход регистра 28. На информационные входы последнего подаются сигналы, соответствующие выделяемым битам, с выходов дещиф- ратора 20, который декодирует состояние счетчика 17 исполнительных бит. С выходов регистра 28 соответствующие сигналы выдаются на входы блока исполнительных элементов.

Устройство обеспечивает выделение из поступающей информации бит, предназначенных для доведения к исполнительным элементам, запоминание логических значений этих бит и периодическое чтение и суммирование значений для многократно повторяемых кодограмм, сравнение полученных сумм с заданным пороговым значением и в зависимости от результата сравнения - выдачу информации на исполнительные элементы. Это повыщает достоверность принимаемой информации от внещнего источника кодограмм, позволяет исключить прием бит, изменивших свое значение под действием помех, случайных сбоев, снижает-аварийность срабатывания исполнительных элементов, обеспечивает надежность и безопасность их работы.

5

Формула изобретения

Устройство для приема информации, содержащее блок исполнительных элементов, первый, второй и третий счетчики, выходы первого счетчика соединены с соответствующими входами первого дешифратора, генератор импульсов, первый элемент ИЛИ, элемент И-НЕ, выход которого соединен

0 с входом установки нуля второго счетчика, первый формирователь импульсов, отли- чающееся тем, что, с целью повышения достоверности приема, в него введены регистр сдвига, блок сравнения, коммутатор, регистр хронизатор, второй, третий и четвертый формирователи импульсов, второй, третий и четвертый дешифраторы, второй элемент ИЛИ, первый, второй и третий элементы НЕ, выход генератора импульсов соединен с входом хронизатора, первый выход которого соеди0 нен с тактовым входом третьего счетчика и первым входом первого формирователя импульсов, второй выход - с первым входом второго формирователя импульсов, третий выход - с первыми входами третьего и четвертого формирователей импульсов,

элемента И и с тактовым входом второго счетчика, выходы которого соединены с соответствующими первыми информационными входами коммутатора и входами второго дешифратора, выход которого соединен

0 с инверсным счетным входом второго счетчика и через первый элемент НЕ подключен к второму входу элемента И, информационный вход регистра сдвига объединен с информационным входом блока памяти и является первым входом устройства, такто5 вый в.ход регистра сдвига объединен с тактовым входом четвертого счетчика и первым входом элемента и является вторым входом устройства, выходы регистра сдвига соединены с соответствующими входами третьего дешифратора, выход которого соединен с входами установки нуля первого и четвертого счетчиков и вторым входом первого формирователя импульсов, выходы четвертого счетчика соединены с соответствующими входами четвертого де5 шифратора, выходы которого соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с вторым входом элемента И-НЕ, выход которого подключен к второму входу четвертого формирователя импульсов, счетному входу пер0

0

вого счетчика, первым управляющим входам

блока памяти и коммутатора и через второй элемент НЕ - к третьему входу элемента И и к второму управляющему входу коммутатора, вторые информационные входы кое торого соединены с соответствующими выходами третьего счетчика, выходы - с соответствующими первыми адресными входами блока памяти, вторые адресные входы которого соединены с соответствующими

выходами первого счетчика, выход элемента И соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом четвертого формирователя импульсов, выход - с вторым входом третьего формирователя импульсов, выход которого соединен с вторым входом второго формирователя импульсов и через третий элемент НЕ - с вторым управляющим входом блока памяти, выход которого соединен с первым входом пятого счетчика, второй вход которого соединен с выходом второго формирователя импульсов, выходы - с соответствующими первыми входами блока сравнения, вторые входы которого являются установочными входами устройства, выходы первого дещифратора соединены с соответствующими информационными входами регистра, управляющий вход которого соединен с выходом блока сравнения, выходы -

с соответствующими входами блока исполнительных элементов.

Изобретение касается приема и передачи информации и может быть использовано для приема информации в двоичном коде в системах с большим количеством передатчиков, работающих в общем канале связи. Цель изобретения - повышение достоверности приема. Информация в последовательном коде поступает на информациинф тй-онные входы регистра 4 сдвига и блока 19 памяти. Местоположение исполнительных бит информации в информационных байтах задается заранее. Генератор 25 импульсов запускает хронизатор 24. На выходе формирователя 9 импульсов формируется импульс, длительность которого равна длительности кодограммы. В блок 19 памяти записывается информация с выхода счетчика 1. Количество подсчитанных единиц с выходов счетчика 27 сравнивается с заранее заданным пороговым числом с помощью установочных входов блока 26 сравнения. В случае превышения порогового числа сигнал с выхода блока 26 сравнения подается на управляющий вход регистра 28. С выходов регистра 28 соответствующие сигналы управления передаются на исполнительные устройства. 1 ил. i (Л 00 00 Oi о 4: