Синхронный @ -Триггер Советский патент 1987 года по МПК H03K3/286 

2 транзисторно-транзисторной логики со сложным инвертором, четыре транзистора 3-6, три многоэмиттерных транзистора 7-9, диод.10, четьфе резистора 11-14, входные и выходные клеммы 15-20. Первый, второй и третий вспомогательные элементы И-НЕ соответственно образованы транзисторами 4, 5 и 3 и многоэмиттерными транзисторами 7, 9 и 8. Транзистор 6

1

Изобрете ние относится к импульс ной технике и может быть использовано в цифровой измерительной и вычислительной аппаратуре, а также в устройствах автоматики в качестве синхронного D-триггера.

Целью изобретения является упрощение синхронного D-триггера.

На чертеже показана схема синхрон- ного D-триггера.

Синхронный D-триггер, содержащий первый 1 и второй 2 элементы И-НЕ транзисторно-транзисторной логики со сложньм инвертором, четыре транзистора 3-6, три многоэмиттерных транзистора 7-9, диод 10 и четьфе резистора 11-14, выход первого элемента И-НЕ 1 соединен с первым входом вто- рого элемента И-НЕ 2., выход которого соединен с первым входом первого элемента И-НЕ 1, первый вход 15 синхронного D-триггера соединен с вторым входом первого элемента И-НЕ 1 и первым эмиттером первого многоэмит- терного транзистора 7, второй эмиттер и коллектор которого соединены соответственно с коллектором первого 3 и базой второго 4 транзисторов, эмиттеры которых соединены с эмиттером третьего транзистора 5 и анодом диода 10, катод которого соединен с общей шиной 16, база первого транзистора 3 соединена с коллектором второ го многоэмиттерного транзистора 8, первый и второй эмиттеры которого содинены соответственно с D-входом 17 синхронного триггера и вторым входом второго элемента И-НЕ 2, который сое динен с первым эмиттером третьего

реализует логическую функцию а + Ь, Первый вход 15 используется в качестве инверсного входа установки, а вход 18 - в качестве инверсного вхо- да. сброса. Входной RS-триггер устанавливается в состояние, определяемое сигналом на входе 17, а после поступления тактового сигнала на вход 19 переключается выходной RS-триггер. 1 ил.

многоэмиттерного транзистора 9 и является вторым входом 18 синхронного D-триггера, коллектор второго транзистора 4 соединен с вторым эмиттером третьего многоэмиттерного транзистора 9, третий эмиттер и коллектор которого соединены соответственно с тактовым входом 19 синхронного В.-триггера и базой третьего транзистора 5, коллектор которого соединен с третьим входом первого элемента И-НЕ 1, базы первого 7, второго 8 и третьего 9 многоэмиттерных транзисторов соединены через соответственно первый 11, второй 12 и третий 13 резисторы с шиной 20 питания, а база четвертого транзистора 6 - с первым выводом четвертого резистора 14, коллектор третьего транзистора 5 соединен с третьи эмиттером первого многоэмиттерного транзистора 7, второй эмиттер третьего многоэмиттерного транзистора 9 соединен .с эмиттером четвертого транзистора 6, коллектор которого соедине с третьим, эмиттером второго многоэмиттерного транзистора 8- и третьим входом второго элемента И-НЕ 2, а второй вывод четвертого резистора 14 соедине с тактовым входом 19 синхронного D-триггера.

Транзистор 4 и многоэмиттерный транзистор 7 образуют,первый вспомогательный элемент И-НЕ, транзистор 5 и многоэмиттерный транзистор 9 - второй вспомогательньй элемент И-НЕ, транзистор 3 и многоэмиттерный транзистор 8 - третий вспомогательный элемент И-НЕ, а транзистор 6 реализует логическую функцию а + Ъ. При

этом первый и второй вспомогательные элементы И-НЕ выполняют функцию входного RS-триггера, а первый 1 и второ 2 элементы И-НЕ - функцию выходного S-триггера. Первый вход 15 используется в качестве инверсного входа установки, а вход 18 - в качестве инверсного входа сброса. Входной RS-триггер устанавливается в состояние, определяемое сигналом на D-BXO- де 17, после поступления тактового сигнала на вход 19 переключается выходной RS-триггер, а во время действия тактового импульса переключение входного RS-триггера запрещено. После окончания тактового импульса состояния на выходах сохраняются.

Формула изобретения

Синхронный D-триггер, содержащий первый и второй элементы И-НЕ транзисторно-транзисторной логики со сложным инвертором, четыре транзистора, три многоэмиттерных транзистора, диод и четьфе резистора, выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, первый вход синхронного D-триггера соединен с вторым входом первого элемента И-НЕ и первым эмиттером первого многоэмит- терного транзистора, второй эмиттер и коллектор которого соединены соответственно с коллектором первого и базой второго транзисторов, эмиттеры которых соединены с эмиттером третьего транзистора и анодом диода, катод

Составитель 0.Скворцов Редактор И.Шулла Техред М.Ходанич

Заказ 4054/54 Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

0

5

0

5

0

5

которого соединен с общей шиной, база первого транзистора соединена с коллектором второго многоэмнттерного транзистора, первый и второй эмиттеры которого соединены соответственно с D-входом синхронного тригг ера и вторым входом второго элемента И-НЕ, который соединен с первым эмиттером третьего многоэмиттерного транзистора и является вторым входом синхронного D-триггера, коллектор второго транзистора соединен с вторым эмиттером третьего многоэмиттерного транзистора, третий эмиттер и коллектор которого соединены соответственно с тактовым входом синхронного D-триггера и базой третьего транзистора,коллектор которого соединен с третьим входом первого элемента И-НЕ, базы первого, второго и третьего многоэмиттерных транзисторов соединены через соответственно первый, второй и третий резисторы с шиной питания, а база четвертого транзистора соединена с первым выводом четвертого резистора, отличающийся тем, что, с целью упрощения, коллектор третьего транзистора соединен с третьим эмиттером первого многоэмиттерного транзистора, второй эмиттер третьего многоэмиттерного транзистора соединен с эмиттером четвертого транзистора, коллектор которого соединен с третьим эмиттером второго многоэмиттерного транзистора и третьим входом второго элемента И-НЕ, а второй вывод четвертого резистора соединен с тактовым входом синхронного D-триггера.

Корректор М.Демчик

Изобретение относится к области импульсной техники и может быть использовано в цифровой измерительной и вычислительной аппаратуре, а также в устройствах автоматики в качестве синхронного D-триггера. Изобретение позволяет упростить синхронный D-триггер путем реализации предложенной схемы построения. Синхронный D-триггер содержит элементы И-НЕ 1 и СЛ 16