Цифровой трехфазный генератор Советский патент 1987 года по МПК H03B27/00 

Изобретение относится к радиотехнике и связи, измерительной технике и может быть использовано при испытаниях и исследованиях различньгх систем, а также для калибровки и наладки измерительных приборов и стендов

Цель изобретения - уменьшение нелинейных искажений выходных сигналов

На чертеже представлена структурная электрическая схема цифрового трехфазного генератора.

Цифровой трехфазный генератор содержит опорный генератор 1, делитель 2 частоты, первый счетчик 3„ блок 4 постоянного запоминания, блок 5 установки кода фаз, второй счетчик 6, цифроаналоговьш преобразователь 7, третий счетчик 8, первый мультиплексор 9, блок 10 выборки-хранения, дешифратор 11, блок 12 установки кода амплитуд, делитель 13 кодов, блок 14 формирования сдвигов фаз, второй мультиплексор 15.

Цифровой трехфазный генератор работает следующим образом.Последовательность тактовых импульсов с выхода опорного генератора 1 через делитель 2 частоты поступает на первый счетчик 3, коэффициент пересчета которого равен шести. Импульсы с третьего разрядного выхода первого счетчика 3 поступают на счетные входы второго 6 и третьего 8 счетчиков, каждый раз изменяя их состояние на единицу. С5п 1марньй коэффициент пересчета счетчиков 6 и 8 равен числу уровней дискретизации выходного синусоидального сигнала за период.

На выходах первого мультиплексора 9 в первые три такта устанавливаются значения кода с разрядных выходов счетчика 8, а в последующие три такта - значения кодов с разрядных выходов счетчика 6.. Эти значения кодов устанавливаются соответственно в первом и четвертом тактах на выходах второго мультиплексора IS, работой которого управляют первый и второй разрядные выходы счетчика 3.

Во втором, пятом, третьем и шестом тактах значение кода на выходах второго мультиплексора 15 определяет блок 14 формирования, в результате чего на. выходах второго мультиплексора 15 имеют место коды адресов фаз, поступающие на вход блока 4 постоянногч.) запоминания, и коды знаков, поступающие на вход цифроаналогового преобразователя 7.

Коды с выходов блока 4 постоянного запоминания поступают на информационные входы делителя 13 кодов, управляемого блоком 12 установки кода амплитуд. Установка необходимой амплитуды выходных сигналов производится посредством управления бло- ком 12 установки и дешифратором 11, в результате чего полученные на выходах делителя 13 кодов значения прёобразуются при помощи цифроаналого- вого преобразователя 7 и блока 10 выборки-хранения в напряжения выходного сигнала.

Формула изобретения

Цифровой трехфазный генератор, содержащий последовательно соединенные опорный генератор, делитель частоты,

первый счетчик, первый, второй и третий разрядные выходы которого соединены с соответствующими входами де- щифратора, последовательно соединенные блок установки кода амплитуд,

вход которого соединен с выходом де- |щифратора, делитель кодов, цифроана- логовый преобразователь и блок выборки-хранения, последовательно соединенные блок установки кода фаз, второй счетчик и первый мультиплексор, .а также третий счетчик, выход старшего разряда которого соединен с входом установки начального состояния второго счетчика, а выходы других

разрядов - с соответствующими входами первого мультиплексора, блок постоянного запоминания, выход которого соединен с информационным входом делителя кодов, при этом третий разрядный выход первого счетчика соединен со счетными входами второго и третьего счетчиков и управляющим входом первого мультиплексора, выход дешифратора соединен с управляющим входом блока выборки-хранения, отличающийся тем, что, с целью уменьшения нелинейных искажений выходных сигналов, введены последовательно соединенные блок формирования

сдвигов фаз и второй мультиплексор, первый выход которого соединен со знаковым входом цифроаналогового преобразователя, а второй выход - с адресным входом блока постоянного за313А35А14

поминания, разрядный вход блока фор-ра соединены соответственно с первым

мирования сдвигов фаз и второй инфор-и вторым разрядными выходами первого

мационный вход второго мультиплексорасчетчика, причем управляющий вход

соединены с разрядным выходом перво-блока формирования сдвигов фаз соедиго мультиплексора, а первый и второй 5 вторым разрядным выходом первоадресные входы второго мультиплексо-го счетчика.