Цифровой трехфазный генератор Советский патент 1991 года по МПК H03B27/00 

(Л

С

Изобретение относится к радиотехнике и связи. Цель изобретения - повышение точности установки фазовых сдвигов. Цифровой трехфазный генератор содержит опорный генератор 1, делитель 2 частоты, счетчики 3 - 5, блок 6 установки кода фазы, мультиплексоры 7 и 8, блок 9 формирования сдвигов, дешифратор 10, блок 11 установки кодов амплитуд, делитель 12 кодов, блок 13 постоянного запоминания, элемент И 14, регистры 15 - 20 памяти, буферные регистры 21 - 26, ЦАП 27 - 32 и инвертор 33. Начальная предустановка счетчика 4 наступает при переполнении счетчика 5, обеспечивая тем самым необходимый сдвиг фазы между группами трехфазных напряжений и токов. При этом точность установки всех фазовых сдвигов не зависит от числа точек дискретизации периода формируемых сигналов. 1 ил.

Изобретение относится к радиотехнике, связи и измерительной технике и может быть использовано для контроля и наладки измерительных преобразователей

Целью изобретения является повышение точности установки фазовых сдвигов.

На чертеже представлена структурная электрическая схема цифрового трехфазного генератора.

Цифровой трехфазный генератор содержит опорный генератор 1, делитель 2 частоты, первый - третий счетчики 3 - 5, блок 6 установки кода фазы, перво й и второй мультиплексоры 7,8, блок 9 фор, чрсшз- ния сдвигов, дешифратор 10, блок 11 установки кодов амплитуд делитель 12 кодов, блок 13 постоянного запоминания, элемент И 14, первый - шестой регистры памяти 15 - 20, первый - шестой буферные регистры 21-26 леовый шестой цифроаналоговые преобоазователи 27 32 и инвертор 33.

Цифровой трехфазный енератог: работает следующим образом.

Опорный генератор 1 выдает непре рывную последовательность тактовых импульсов, частота следования которых делится делителем 2 частоты. Периодическая последовательность импульсов с выхода делителя 2 частоты поступает на счечний вход первого счетчика 3, коэффициент пересчета которого равен шести.

Импульсы с выхода старшего разряда первого счетчика 3 поступают на счртьые входы второго и третьего счетчикоя -1,5 изменяя их состояния на единицу h начале очередного цикла установки значений ,о- дов. Коэффициент пересчета второго и третьего счетчиков 4,5 равен числу п точек дискретизации синусоиды за период

«-

О

о

,VJ

1к ю

На выходе первого мультиплексора 7 в первые три такта каждого рабочего цикла устанавливаются значения кода с разрядных выходов третьего счетчика 5, а в последующие три такта - значения с разрядных выходов второго счетчика 4.

При помощи второго мультиплексора 8 и блока 9 формирования сдвигов из этих двух групп кодов формируются адресные коды трехфазных напряжений и токов для обращения к блоку 13 постоянного запоминания. Путем суммирования текущих значений адресных кодов обращение фазы А вначале с кодом NB во втором и пятом тактах каждого рабочего цикла получаются адресные коды обращения фазы В соответственно для напряжения Ов и тока IB. В третьем и шестом тактах суммируются адресные коды фазы А с кодом Мс и формируются адресные коды фазы С соответственно для напряжения Uc и тока Ic.

В течение каждого рабочего, цикла блок 13 постоянного запоминания последовательно выдает коды значений UA, UB, Uc, IA, IB, Ic, поступающие на информационный вход делителя 12, которы.й делит их на величины, задаваемые блоком 11 установки кодов амплитуд. Последний управляется дешифратором 10. С выхода делителя 12 последовательно, по сигналам с соответствующих выходов дешифратора 10, информация переписывается в первый - шестой регистры памяти 15-20, из которых в начале следующего рабочего цикла информация переписывается одновременно в первый - шестой буферные регистры 21 - 26. Коды с выходов последних поступают на входы соответственно первого - шестого цифроана- логовых преобразователей 27 - 32.

Начальная предустановка второго счетчика 4 наступает при переполнении третьего счетчика 5, обеспечивая тем самым необходимый сдвиг фазы между группами трехфазных напряжений и токов.

Точность установки всех фазовых сдвигов не зависит от числа п точек дискретизации периода формируемых сигналов.

Формула изобретения Цифровой трехфазный генератор, со- держащий последовательно соединенные опорный генератор, делитель частоты, первый счетчик, второй счетчик, первый мультиплексор, блок постоянного запоминания и делитель кодов, последовательно соединенные дешифратор и блок установки кодов амплитуд, третий счетчик, блок установки кода фазы, блок формирования сдвигов и первый цифроаналоговый преобразователь, при этом выход блока установки кода фазы соединен с информационным входом второго счетчика, управляющий вход которого соединен с управляющим выходом

третьего счетчика, первый выход первого счетчика соединен с первым входом дешифратора, с вторым входом первого мультиплексора и со счетным входом третьего счетчика, разрядный выход которого соединен с третьем входом первого мультиплексора, второй и третий выходы первого счетчика соединены соответственно с вторым и третьим входами дешифратора и с вторым и третьим входами второго мультиплексора, выход первого мультиплексора соединен с первым входом блока формирования сдвигов, второй выход первого счетчика соединен с вторым входом блока формирования сдвигов, выход которого соединен с четвертым входом второго мультиплексора, выход блока установки кодов амплитуд соединен с вторым входом делителя кодов, отличающийся тем, что, с целью повышения точности установки фазовых сдвигов, введены второй, третий, четвертый, пятый и шестой цифроаналоговые преобразователи, первый, второй, третий, четвертый, пятый и шестой буферные регистры, элемент И, инвертор и первый, второй, третий, четвертый, пятый и шестой регистры памяти, информационные входы которых соединены с выходом делителя кодов, первый выход дешифратора соединен с входом инвертора, выход которого соединен с первым входом элемента И, выход делителя частоты соединен с вторым входом элемента И, выход которого соединен с управляющими входами первого, второго, третьего, четвертого, пятого и шестого буферных регистров, второй выход второго мультиплексора соединен с дополнительными входами первого, второго, третьего, четвертого, пятого и шестого регистров памяти, управляющие входы которых соединены с соответствующими выходами дешифратора, выходы первого, второго, третьего, четвертого, пятого и шестого регистров памяти соединены с информационными входами соответственно первого,

второго, третьего, четвертого, пятого и шестого буферных регистров, выходы первого, второго, третьего, четвертого, пятого и шестого буферных регистров соединены с информационными входами соответственно

первого, второго, третьего, четвертого, пятого и шестого цифроаналоговых преобразователей, выходы которых являются выходами цифрового трехфазного генератора,

den