Устройство предоставления магистрали Советский патент 1987 года по МПК G06F13/36 

11

Изобретение относится к вычислительной технике и может быть использовано в вычислительных и управляющих системах, содержащих несколько активных источников, подключенных к общей магистрали.

Целью изобретения является расширение области применения устройства за счет возможности использования в многопроцессорных системах.

На фиг,1 показана многопроцессорная система; на фиг,2 - устройство запроса магистрали.

Многопроцессорная система (фиг.1) имеет устройство 1 предоставления магистрали, содержащее шину 2 адреса вход 3 начальной установки, вход 4 блокировки, вход 5 управления режима блок шинных 6 формирователей, триг

гер 7 переключения магистралей, триг-20 при выставлении ведущей ЭВМ 22 на магер 8 режима, дешифратор 9 адреса, компаратор 10 внешней области адресов, элементы И 11-13, элементы ИЛИ- НЕ 14-15, вход 16 запросов, вход 17 .подтверждения, выходы 18 и 19 разрешения, первый 20 и второй 21 информационные входы-выходы устройства, а также ведущую ЭВМ 22, магистраль 23 ведущей ЭВМ, магистраль 24 системы, ведомые ЭВМ 25.1-25.N, устройства 26.1-26tN запроса магистрали.

Устройство 1 организует захват магистрали 24 под управлени:ем ведущей ЭВМ 22. Любая ведомая ЭВМ 25.1-25.N через устройства 26.1-26.N может обратиться к любой другой ведомой ЭВМ, заняв магистраль 24 при условии формирования ею сигнала Запрос на зах- ва магистрали (ЗМ) на линии, подключенной к входу 16 запросов устройства 1

ние захвата магистрали да 18 разрешения устройства 1. Причем при получении разрешения, ведомая ЭВМ обязана выставить сигнал Подтверзкдение захвата магистрали (ПЗМ) на линии, подключенной к входу 17 подтверждения устройства 1, и снять его по концу цикла на магистрали.

Линии сигнала ЗМ и ПЗМ, подключенные к входам запросов 16 и подтверждения 17 устройства 1 соответственно входят в состав общей магистрали и являются сквозными для ведомых ЭВМ.

Линия сигнала РЗМ, подключенная к выходу 18 устройства 1 представляет собой однопроводную электрическую

, и получении сигнала Разреше (РЗМ) с выхоцепочку, последовательно связанную с каждой ведомой ЭВМ (фиг.2).

Место ведомой ЭВМ в этой цепочке определяет ее приоритет, т.е. чем физически ближе на магистрали 24 расположена ведомая ЭВМ к ведущей, тем выше ее приоритет.

Блок 6 шинных формирователей при наличии сигнала уровня логической единицы на управляющем входе находится во включенном состоянии и соединяет магистраль 23 ведущей.ЭВМ 22 с общей магистралью 24. Сигнал уровня логического нуля на управляющем вхо- де блока 6 отключает магистраль 23 от общей магистрали 24.

Компаратор 10 внешней области адресов предназначен для формирования сигнала уровня логической единицы

гистрали 23 (а следовательно, и на

адресном входе 2 устройства 1) адресов, превьш1ающих значение максимального адреса внутреннего ЗУ ведущей

5 ЭВМ 22, т.е. при логической адресации ведомых. ЭВМ, подключенных к общей магистрали 24.

Устройство 1 работает под управлением ведущей ЭВМ 22 следующим обра0 зом.

При включении литания ведущая ЭВМ 22 формирует сигнал начальной установки на входе 3 устройства 1, который производит сброс триггеров 7 и 8.

r Уровни логического нуля с -единичного выхода триггера 8 режима и с выхода компаратора 10 внещней области адресов поступают на входы элемента ИЛИ- НЕ 14, а уровень логической единицы

0 с его выхода разрешает работу элемента И 13. Если на вход 16 запросов устройства 1 приходит сигнал ЗМ от одной из ведомых ЭВМ, то он появляется на выходе 18 разрешения как сиг5 нал РЗМ. Этот сигнал низкого уровня включает по S-входу триггера 7 переключения магистрал:ей.

Уровень логической единицы с единичного выхода триггера 7, инверти- рудсь на элементе ИЛИ-НЕ 15, поддерживает выдачу сигнала разрешения на выходе 18, пока присутствует сигнал ЗМ от ведомой ЭВМ. Уровень логического нуля с нулевого выхода триггера 7 переключения магистралей блокирует элемент И 12. Ведомая ЭВМ, получив разрешение, выставляет на линии, подключенной к входу 17 подтверждения устройства 1, сигнал низкого уровня

0

5

ПЗМ и производит цикл на магистрали В конце цикла ведомая ЭВМ снимает. сигнал ПЗМ. Перепад уровня логического нуля в единицу на синхровходе триггера переключения магистралей 7 переводит его в начальное состояние. В дальнейшем работа осуществляется аналогично.

В том случае, если ведущей ЭВМ 22 необходимо обратиться к любой из ведомых ЭВМ, подключенных к общей магистрали 24, она формирует ее логический адрес на магистрали 23 и, следовательно, на адресном входе 2 устройства 1. Компаратор 10 внешней области адресов генерирует сигнал уровня логической единицы, который через элементы ИЛИ-НЕ 14 и 15 блокирует после выполнения очередного цикла .выдачу сигнала РЭМ на выход 18. Сигнал уровня логической единицы с выхода компаратора 10, умножаясь на элементе И 12с сигналом разрешения с нуле вого выхода триггера 7 переключения магистралей, включает блок 6 шинных формирователей, который подключает магистраль 23 ведущей ЭВМ 22 к общей магистрали 24 и поступает с выхода 19 устройства как сигнал разрешения запуска цикла. Ведущая ЭВМ 22 формирует цикл на магистрали. Триггер 7 находится в исходном состоянии. На время цикла магистрали сигнал с выхода компаратора 10 через элементы ИЛИ-НЕ 14 и 15 блокирует элемент И 13. В следующем цикле работа осуществляется аналогично.

Режим монопольного использования общей магистрали ведущей ЭВМ 22 является неосновным и включается в экстренных случаях, например при выходе Из строя одной из ведомых ЭВМ, которая, захватив магистраль 24, может нарушить работу остальных ЭВМ. В этом случае ведущая ЭВМ выставляет заданный адрес на адресном входе 2 устройства 1, дешифратор 9 -адреса формирует сигнал, который, умножаясь на элементе И 11 с сигналом управления ведущей ЭВМ, устанавливает по синхровходу триггер 8 режима в режим блокировки выхода 18 разрешения, запрещая таким образом выход на магистраль всем ведомым ЭВМ.

10

15

20

25

30

35

40

45

50

55

Формула изобретения Устройство предоставления магистрали, содержащее дешифратор адреса, первый элемент И, триггер переключения магистралей, триггер режима и блок шинных формирователей, первый и второй информационные входы-выходы которого являются соответственно первым и вторым входами-выходами устройства, вход дешифратора адреса соединен с адресным входом устройства, а выход - с первым входом первого элемента И, второй вход которого соединен с входом управления режимом устройства, отличающееся тем, что, с целью расширения области применения устройства за счет возможности использования в многопроцессорных системах, в него введены компаратор, два элемента ИЛИ-НЕ, второй и третий элементы И, причем вход койпа- ратора соединен с адресным входом / устройства, а его выход - с первым входом первого элемента ИЛИ-НЕ и первым входом второго элемента И, второй вход которого соединен с нулевым выходом триггера переключения магистралей, вход сброса которого соединен с входом сброса триггера режима и подключен к входу начальной установки ус- ройства, единичный выход триггера режима соединен с вторым входом первого элемента ИЛИ-НЕ, выход которого подключен к первому входу вто- рого элемента ИЛИ-НЕ, второй вход которого соединен с единичным выходом триггера переключения магистралей, выход второго элемента ИЛИ-НЕ подключен к первому входу третьего элемента И, второй вход которого подключен к входу запросов устройства, а его выход соединен с установочным входом триггера переключения нагнет- . рапей и является первьш выходом разрешения устройства, синхронизирующий вход триггера переключения магистралей соединен с входом подтверждения -устройства, выход первого элемента И соединен с синхронизирующим входом триггера режима, информационный вход KOTojporo подключен к входу блокировки устройства, выход второго элемента И соединен с входом управления блока шинных формирователей и является вторым выходом разрешения устройства.

пзм in)

Изобретение относится к вычислительной технике и может быть использовано в вычислительных и управляющих системах, содержащих несколько активных источников, подключенных к общей магистрали. Целью изобретения является расширение области применения устройства за счет возможности использования в многопроцессорных системах. Устройство содержит шину адреса, вход начальной установки, вход управления режимом, блок шинных формирователей, триггер переключения магистралей, триггер режима, дешифратор адреса, компаратор внешней облас- ти адресов, три элемента И, два эле- мента ИЛИ-НЕ, вход запроса на захват ; магистрали, вход подтверждения захвата магистрали, выходы разрешения захвата магистрали, вход блокировки. Расширение области применения обеспечивается введением компаратора внешней области адресов, который сокращает время работы программы-супервизора, что, в конечном итоге, приводит к повышению быстродействия системы,. где используется предлагаемое устройство, а также за счет введения элементов синхронизации работы нескольких активных источников информации на общей магистрали, что позволяет включать в систему несколько ЦВМ, значительно повьш1ая этим производительность систем. 2 ил. (Л со сд со

Редактор Л.Лангазо

Составитель М.Сорочан

Техред Л.Сердюкова Корректор Л.Пилипенко

Заказ 6000/50 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

Xпо делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4