Запоминающее устройство Советский патент 1987 года по МПК G11C11/40 

11

Изобретение относится к вычислительной технике и может быть использовано при производстве однокристальных ЗУ постоянного и полупостоянно- го типао

Целью изобретения является повышение надежности устройства.

На фиг.1 приведена схема запоминающего устройства;-на фиг,2 - схема блока сравнения

Запоминающее устройство (фиго) содержит первый I и второй 2 основные

Запоминающее устройство работает следующим образом.

Информационная емкость накопителей 1 и 2 одинакова, а их сумма составляет информационную емкость ЗУ, Если принять, что одновременно опрашиваются п элементов накопителей,

накопители, числовые шины 3 и 4 которых соединены с выходами дешифрато- If pa 5 адреса строк и числовыми пинами первого 6 и второго 7 дополнительных накопителей Разрядные шины накопителей 1,2,6 и 7 подключены соответственно к первым 8 и вторым 9 основным 20 то число опрашиваемых элементов в усилителям группы и к первым 10 и вто- накопителях 1 и 2 соответствует п/2, рым 1I дополнительным усилителям группы

Устройство содержит также перззый 12 и второй 13 коммутаторы, выходы

Адреса дефектных столбцов определяются при обычном функциональном контроле ЗУ. При обнаружении одного 25 или нескольких одноименно опрашивае14 и 15 которых соединены с соответ-, ствующими входами блока 16 вывода, первый 17 и второй 18 дешифраторы адреса столбцов с выходами 19 и 20, первые 21 и вторые 22 группы блоков сравнения, выходы которых соединены соответственно с входами первой 23 и второй 24 Труппы элементов И, входы 25 и 26 которых связаны с входами соответственно первого элемента ИЛИ 27, управляюш 1ми входами первых 10 дополнительных усилителей группы и с входами второго элемента ИЛИ 28, управляющими входами вторых 11 дополнительных усилителей группыв

На фиг,1 также показаны управляющие входы 29 и 30 коммутаторов 12 и 13, входы 31 адреса строки, входы 32 адреса столбца, вход 33 выборки, вход 34 управления программированием и информационные выходы 35 о

Блок сравнения (фиг„2) содержит пережигаемые перемь1чки 36 и транзисмых столбцов в соответствующем накопителе 1 или .) адрес этого столбца запоминается в первом блоке 21 или 22„ При одновременном появлении де30 фектрв в одноименных стобцах накопителей 1 и 2 адреса стобцов фиксируют ся отдельно в одном из блоков 21 и в соответствующем блоке 22 (практика показывает что вероятность такого события ничтожна по сравнению с в роятностью появления одиночных дефек тов) о Информация в накопители 1 и 2 заносится в соответствии с назначением устройства (ПЗУ,1ШЗУ, и дро)

40 и принципом хранения информации. Пережигание перемычек в соответствукнци блоках 21 и 22 осуществляется подачей необходимых напряжений на входы 33 устройства

35

45

Если адрес 31 опрашиваемого столбца расположенного в накопителе 1 (2), совпадает с адресом, хранящемся в одном из блоков 21 (22)f то на выход

торные ключи 37. Таким же образом стро-gQ соответствующего элемента И 23 (24)

ятся остальные блоки из первых 21 и Присутствует уровень 1 такой же

вторых 22 групп блоков. Каждый такойуровень устанавливается и на выходе

блок оперирует адресом одного дефект-элемента ИЛИ 27 (28); этот сигнал

ного столбца, расположенного в нако-коммутирует на вход блока 16 через

пителе 1 (блок 21) либо 2 (блок 22).gg коммутатор 12 (13) биты информации,

Принцип работы ключей состоит в фор-считанные не усилителями 8 (9), а

мировании высокого уровня сигнала приусилителями 10 (П) Таким образом,

совпадении соответствующего разрядана выходе будет правильная информакода адреса опрашиваемого столбца сция. Единичный сигнал на шине 29(30)

состоянием перемычки: пережжена - не пережжена

Накопители 1,2,6 и 7 представляют собой матрицы запоминающих элементов Усилители 8-11 считывания предназначены для считывания информации из опрашиваемых элементов накопителей. Дешифраторы 17 и 18 состоят из нескольких одинаковых дешифраторов, (их количество равно половине одновременно считываемых символов);

Запоминающее устройство работает следующим образом.

Информационная емкость накопителей 1 и 2 одинакова, а их сумма составляет информационную емкость ЗУ, Если принять, что одновременно опрашиваются п элементов накопителей,

то число опрашиваемых элементов в накопителях 1 и 2 соответствует п/2,

If 20 то число опрашиваемых элементов в накопителях 1 и 2 соответствует п/2,

Адреса дефектных столбцов определяются при обычном функциональном контроле ЗУ. При обнаружении одного 25 или нескольких одноименно опрашиваемых столбцов в соответствующем накопителе 1 или .) адрес этого столбца запоминается в первом блоке 21 или 22„ При одновременном появлении де0 фектрв в одноименных стобцах накопителей 1 и 2 адреса стобцов фиксируются отдельно в одном из блоков 21 и в соответствующем блоке 22 (практика показывает что вероятность такого события ничтожна по сравнению с вероятностью появления одиночных дефектов) о Информация в накопители 1 и 2 заносится в соответствии с назначением устройства (ПЗУ,1ШЗУ, и дро)

0 и принципом хранения информации. Пережигание перемычек в соответствукнцик блоках 21 и 22 осуществляется подачей необходимых напряжений на входы 33 устройства

5

45

Если адрес 31 опрашиваемого столбца, расположенного в накопителе 1 (2), совпадает с адресом, хранящемся в одном из блоков 21 (22)f то на выходе

может заблокировать считывание ин)- формации усилителями 8 (9)

Формула изобретения

Запоминающее устройство, содержащее первый и второй основные накопители, числовые входы которых соединены с соответствующими выходами дешифратора адреса строк, входы которого являются входами адреса строки устройства, числовые выходы первого и второго основных накопителей подключены к числовым входам соответственно первого и второго дополнительных накопителей, разрядные выходы первого и второго основных накопите- лей .соединены с одноименными входами основных усилителей первой и второй групп, управляющие входы которых подключены к выходам первого и второго дешифраторов адреса столбцов, входы которых являются входами адреса столбца устройства, разрядные выходы первого и второго дополнительных накопителей соединены с одноименными входами дополнительных усилителей первой и второй групп соответственно, выходы которых подключены к информационным входам первых групп первого и второго коммутаторов соответственно, информационные входы вто- рых групп которых соединены с выхо- . дами основных усилителей первой и второй групп соответственно, выходы

32

Составитель О.Исаев Редактор Л.Весаловская Техред Л.Олийнык

6369/45

Тираж 588Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород, ул.Проектная,4

633064

первого и второго коммутаторов подключены к соответствующим информационным входам блока вывода, выходы и управг5 ляющий вход которого являются соответственно информационными выходами и входом выборки устройства, управляющий вход первого коммутатора соединен с выходом первого элемента

10 ИЛИ, входы которого подключены к управляющим входам дополнительных усилителей первой группы и к выходам элементов И первой группы, входы которых подключены к выходам соот15 ветствующих блоков сравнения первой группы, информационные входы которых соединены с входами адреса столбца устройства, а управляющий вход подключен к входу управления программи20 рованием устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, в него введены второй элемент ИЛИ, вторая группа элементов И и вторая группа

блоков сравнения, причем управляющий вход второго коммутатора подключен к выходу второго элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, входы

которых подключены к выходам соответствующих блоков сравнения второй группы, информационные и управляющий входы которых соединены соответственно с входами адреса столбца и с входом управления программирова

ннем устройства.

Sbij(odbi блока

33 (Рид. 2

Корректор А.Зимокосов

Изобретение относится к вычислительной технике и может быть использовано при производстве однокристальных ЗУ постоянного и полупостоянного типа Целью изобретения является повышение надежности устройства. Устройство состоит из двух идентичных частейJ. каждая из которых содержит основные накопители 1 и 2 , дополни- тельные усилители 8,9 считывания, (Коммутаторы 12,13j дешифраторы 17,18 адресов столбцов, группы блоков 21, 22 сравнения, группы элементов И 23, 24 и элемент ИЛИ 27, Числовые шины основных накопителей каждой части соединены с выходами дешифратора адреса строк, выдача информации осуществляется через блок вывода. Повьш1ение надежности устройства осуществляется за счет независимой замены дефектных столбцов в каждой из частей запоминающего устройствао 2 ил о о оо 05 СО ОО О СП)