Двоично-десятичный счетчик Советский патент 1988 года по МПК H03K23/72 

&0

Изобретение относится к импульсно и вычислительной технике, в частности к импульсным счетчикам с фазоим- пульсным представлением информации и может быть применено в устройствах промышленной автоматики и вычислительной .техники.

Целью изобретения является повышение ремонтопригодности,

На чертеже приведена структурная схема предлагаемого двоично-десятичного счетчика.

Устройство содержит разряды 1-4, триггеры 5,1-5,4 разрядов, резервный триггер 5,5, входной элемент И 6, элементы НЕ 7,1-7,4, элементы ИЛИ 8,1-8,4 разрядов, первые 9,2-9,5 и вторые 10,2-10,5 элементы И разрядов дополнительный элемент ИЛИ 11, пер- вые элементы 2-2И-ИЛИ 12,1-12,4, элементы И/И-НЕ 13,2-13,4 разрядов, втрые 14,1-14,3 и третьи 15,1-15,3 элементы 2-2И-ИЛИ разрядов, третий элемент И 16 четвертого разряда, первый 17 и второй 18 синхровходы устройства, вход 19 сброса устройства, входы 20,1-20,4 предустанова устройства, информационные выходы 21,1-21,4 устройства,

Управляющие входы 22,1-22,ч устройства предназначены для отключения отказавшего триггера. При работе основных триггеров 5,1-5,4 на соответствующие управляющие входы пода- ется сигнал логической единицы. При отказе какого-либо триггера на соответствующий вход подается сигнал логического нуля. Элементы 7,1-7,4 НЕ инвертируют соответствующие управляю щие сигналы.

Элементы ИЛИ 8,1-8,4 предназначены для блокировки значения логического уровня на прямом выходе отказавшего триггера на логику работы исаравных элементов устройства.

Первые 9,2-9,5 и вторые 10,2-10,5 элементы И являются входной логикой I- и К-входов триггеров разрядов двоично-десятичного счетчика,

Первые элементы 2-2И-ИЛИ 12,1-12,4 предназначены для коммутации на соответствующие информационные выходы устройства значений сигналов с прямых выходов триггеров данного или по- следующего разрядов.

Элементы И/И-НЕ 13.2-13,4 используются для формирования функций учета исправного (неисправного) состояния триггеров одноименного и всех предыдущих разрядов. На прямом и инверсном выходах элемента И/И-НЕ 13,2 формируются соответственно функции г, Uz,2 и 2,1 V z,2 (где z,i, имея значение логической единицы, означает исправность соответствующего триггера, а z,i, имея значение логического нуля, означает неисправность соответствующего триггера , Соответственно на выходах элемента И/И-НЕ 13,3 формируются функции 2,1 А z,2 Az,3 и z,l V z,2 V z,3, a на выходах элемен.а И/И-НЕ 13,4 формируются - z,1 Л z,2A Az.3Az.4 и Z.I V z, 2 V z, 3 V zT4

Вторые элементы 2-2И-ИЛИ 14,1- 14,3 разрядов осуществляют коммутацию входа предустанова устройства иа инверсный S-вход триггера данного или последующего разряда в зависимости от его исправного (или неисправного) состояния. Третьи элементы 2-2И-ИЖ 15,1-15,3 обеспечивают алгоритм функционирования двоично-десятичного счетчика, учитывая работоспособность соответствующих триггеров разряда. Третий элемент И 16 четвертого разряда предназначен для коммутации четвертого входа предустанова устройства на инверсные S-входы данного или резервного разрядов.

Устройство работает следующим образом,

Для установа двоично-десятичного счетчика в исходное состояние на вход 19 устройства подается нулевой логический сигнал. При этом все триггеры 5,1-5,5 устанавливаются в нулевое состояние,

I

При исправном состоянии всех основных триггеров 5,1-5,5 и полном режиме счета от О до 9 на управляющие входы 22,1-22,4 и на входы 20,1-20,4 предустанова подаются сигналы логической единицы, В этом случае единичным разрешающим сигналами открыты следующие элементы устройства: первые группы входов первых элементов 2-2И-ИЛИ 12,1-12,4 (разрешена подача на информационные выходы устройства значений логических сигналов с прямых триггеров 5,1-5,4 одноименных разрядов), вторая группа входов вторых элементов 2-2И-ИЛИ 14,1-14,3 (разрешено прохождение сигналов с входов предустанова на соответствующие, одноименные, инверсные S-входы

триггеров 5.1-5.4), вторая группа входов третьего элемента 2-2И-ИЛИ первого разряда в момент счета импульсов от О до 8 (разрешен перенос состояния значения сигнала с единичного выхода триггера 5.1 на 1-входы триггера 5.2), первая группа входов третьего элемента 2-2И-ИЛИ второго разряда открыта в течение полного цикла счета значением функции г.1Лг первая группа входов третьего элемента 2-2И-ИЛИ 15.3 третьего разряда открыта также в течение цикла счета значением функции z.l Л z.2 Л z.3. Одновременно с этим закрываются следующие элементы устройства: вторая группа входов первых элементов 2-2И- ИЛИ 12.1-12.4 (запрещена подача на

8А4

блокирует возможное воздействие значением состояния сигнала с прямого выхода триггера 5.1 на другие элементы устройства путем подачи на второй вход элемента ИЛИ 8.1 единичного сигнала. На выходах элементов И/И-НЕ 13.2-13.Д формируются нулевые сигналы для функций 2,1 л Z.2, z.lAz.2

.Зи Z.I л Z.2 z.3 л z4 и еди- ничные сигналы для функций z.l V z.2, zTl V z72 V zTI, V ГЛ V 172 V z73 V Z.4. В результате этого единичными разре

шающими сигналами открыты следующие элементы устройства: вторые группы входов первых элементов 2-2И-ИЛИ 12.1-12.4 (разрешается передача на информационные выходы 21.1-21.4 устройства значений состояний сигналов

Изобретение относится к импульсной и вычислительной технике, в частности к импульсным счетчикам с фазо- импульсиым представлением информации. и может быть использовано в устройствах промьппленной автоматики и вычислительной техники. Целью изобретения является повышение ремонтопригодности устройства. Счетчик выполнен на триггерах и логических элементах и собран по многоразрядной схеме. Работа его поясняется таблицами, приведенными в описании изобретения. В двоично-десятичном счетчике осуществляется перестройка логической структуры при отказе одного из разрядов, что создает возможность обеспечения работоспособности логического устройства автоматики и вычислительной техники без замены данного устройства, что повышает ремонтопригодность двоичного счетчика. 1 ил., 2 табл. с S (Л

информационные выходы устройства зна-20 с прямых выходов триггеров 5.2-5.5

35

чений сигналов с прямых выходов триггеров последующих разрядов), первая группа входов элементов 2-2И-ИЛИ 14.. -14,3 (запрещена подача сигналов с входов предустанова устройства на 25 инверсные Б-входы триггеров последующих разрядов), первая группа входов третьего элемента 2-2И-ИЛИ 15.1 закрывается нулевым состоянием функции Z.3 V Z.4, вторая группа входов тре- зо тьего элемента 2-2И-ИЛИ 15.2 закрывается нулевым состоянием функции V 772,

В табл.1 приведено состояние входов и выходов.

Счет синхроимпульсов, поступающих, при единичном состоянии логического сигнала на входе 18 с синхровхода 17, производится в полном соответствии с состоянием табл. 1..

Б табл.2 приведены значения состояний счетчика при использовании входов предустанова и исправной работе основных триггеров 5.1-5.4.

При неисправном состоянии одного де из триггеров 5.1-5.4 на соответствующий управляющий вход 22.1-22.4 устройства подается сигнал логического нуля.

Рассмотрим порядок перестройки логической структуры предлагаемого устройства на примерах, когда произошел отказ триггера 5.1 или 5.3,

При отказе триггера 5,1 на управляющий вход 22,1 подается нулевой потенциал и данный триггер исключается из режима функционирования двоично- десятичного счетчика. Инвертированный элементом НЕ 7,1 нулевой сигнал

последующих разрядов), первые групп входов элементов 2-2И-ИЛИ 14.1-14.3 и элемент И 16 (разрешается передач сигналов с входов 20.1-20.4 предуст нова устройства на инверсные S-вход триггеров последующих разрядов), вт рая группа входов третьего элемента 2-2И-ИЛИ 15.1, вторая группа входов третьего элемента 2-2И-ИЛИ 15.2. Од новременно с этим закрьшаются: первые группы входов первых элементов 2-2И-ИЛИ 12.1-12.4, вторые группы входов вторых элементов 2-2И-ИЛИ 14.1-14.3, первая группа входом тре тьего элемента 2-2И-ИЛИ 15.1, перва группа входов третьего элемента 2-2И-Ш1И 15.2,

Подсчет импульсов, поступающих н первый синхровход 17 устройства про изводится по следующей логической ветви предлагаемого двоично-десятич ного счетчика: с первого синхровход устройства через входной элемент И на счетный вход триггера 5.2. Так как на его R-, S-, 1-й К-входах пр сутствуют единичные сигналы (чертеж то триггер 5,2 работает в счетном режиме. Далее последующие состояния на прямом выходе триггера 5.2 передаются через элементы ИЛИ 8,2, перв 9,3 и второй 10,3 элементы И на I- и К-входы триггера 5,3, Элементы И 9,3 и 10,3 открыты единичными сигна лами с выхода элемента ИЛИ 8,1, с выхода элемента 2-2И-ИЛИ 15.2, так как на входах его второй группы вхо дов присутствуют единичные сигналы инверсного выхода элемента И/И-НЕ

50

с прямых выходов триггеров 5.2-5.5

последующих разрядов), первые группы входов элементов 2-2И-ИЛИ 14.1-14.3 и элемент И 16 (разрешается передача сигналов с входов 20.1-20.4 предустанова устройства на инверсные S-входы триггеров последующих разрядов), вторая группа входов третьего элемента 2-2И-ИЛИ 15.1, вторая группа входов третьего элемента 2-2И-ИЛИ 15.2. Одновременно с этим закрьшаются: первые группы входов первых элементов 2-2И-ИЛИ 12.1-12.4, вторые группы входов вторых элементов 2-2И-ИЛИ 14.1-14.3, первая группа входом третьего элемента 2-2И-ИЛИ 15.1, первая группа входов третьего элемента 2-2И-Ш1И 15.2,

Подсчет импульсов, поступающих на первый синхровход 17 устройства производится по следующей логической ветви предлагаемого двоично-десятичного счетчика: с первого синхровхода устройства через входной элемент И 6 на счетный вход триггера 5.2. Так как на его R-, S-, 1-й К-входах присутствуют единичные сигналы (чертеж), то триггер 5,2 работает в счетном режиме. Далее последующие состояния на прямом выходе триггера 5.2 передаются через элементы ИЛИ 8,2, первый 9,3 и второй 10,3 элементы И на I- и К-входы триггера 5,3, Элементы И 9,3 и 10,3 открыты единичными сигналами с выхода элемента ИЛИ 8,1, с выхода элемента 2-2И-ИЛИ 15.2, так как на входах его второй группы входов присутствуют единичные сигналы с инверсного выхода элемента И/И-НЕ

13,2 и с инверсного выхода триггера 5,5. В этом случае-при накоплении двоично-десятичным счетчиком девяти импульсов вторая группа входов элемента 2-2И-ИЛИ 15,2 закрыта нулевым сигналом с инверсного выхода триггера 5,5 и после состояния устройства, равного 9, он устанавливается в нулевое состояние, так как запрещен перенос единичного состояния с триггера 5,2 в триггер 5,3, При поступлении пятого импульса на вход 17 устройства триггер 5,4 переходит в единичное состояние, так как на его I- и К-входах присутствует единичный сигнал с выходов первого 9,4 и второго 10,4 элементов И состояния триггеров 5,2 и 5,3 единичные, а на выходе элемента 2-2И-ШШ 15,3 также присутствует единичный сигнал. Подобным же образом в единичное состояние при поступлении девятого импульса на входе 17 устройства устанавливается триггер 5,5,

При отказе триггера 5,3 на управляющий вход 22,3 подается нулевой сигнал и данный триггер исключается из режима функционирования двоично- десятичного счетчика. Сигнал, эсту- пая с входа 22,3 через элемент НЕ 7,3 на второй вход элемента ИЛИ 8,3, блокирует единичным сигналом возможное воздействие с выхода отказавшего триггера 5,3 на другие элементы устройства. На выходах элементов И/И-НЕ 13,3-13,4 формируются нулевые сигналы для функций 2,1Лг,2Л2,,Зи z,lA А.,2Az,3Az,4 и единичные сигналы для функций z,lVz,2 У2,Зиг,1У Vz,2 Vz,3V z,4. На выходах элемента И/И-НЕ 13,2 функция z,l Лz,2 имеет

а функция Z,1V 2,2

И 16, обеспечивая при этом подачу сигналов с входов предустанова соответственно на инверсные S-входы триг, геров 5,1, 5,2, 5,4 и 5,5,

Открыты первая группа входов третьего элемента 2-2И-ИЛИ 15,1 до момента накопления девятого импульса в полном цикле счета, первая группа -.

10 входов третьего элемента- 2-2И-ИЛИ 15,2 в течение всего цикла счета, вторая группа входов третьего элемента 2-2И-ИЛИ 15,3 в течение всего цикла счета. Одновременно с этим закры15 ваются следующие элементы устройства: вторые группы первых элементов 2-2И- ИЛИ 12,1 и 12,2, первые группы входов первых элементов 2-2И-ИЛИ 12,3, 12,4, вторые группы входов вторых

20 элементов 2-2И-ИЛИ 14.1 и 14,2 и первая группа второго элемента 2-2И-ШШ 14,3, вторая группа входов третьих элементов 2-2И-ИЛИ 15,1 и 15,2 и первая группа входов третьего 15,3 мента 2-2И-ИЛИ 15,3,

Подсчет импульсов, поступающих на первый 17 синхровход устройства, производится по аналогичным логическим ветвям, что и в первом примере, со30 стояние входов и выходов полностью соответствует состояниям, приведенным в табл, 1,

Замена отказавших второго и четвертого триггеров производится ана35 логично рассмотренным примерам.

Таким образом, в предлагаемом двоично-десятичном счетчике осуществляется перестройка логической струк- 40 УРЬ при отказе одного из разрядов, что создает возможность обеспечения работоспособности логического устройства автоматики или вычислительной техники без замены предлагаемого устединичное значение,

имеет нулевое значение, В результате45 РОйства, и, следовательно, повышает- этого единичными разрешающими сигна- ся ремонтопригодность двоичного счет- лами открыты следующие элементы уст- чика, ройства: первые группы входов элементов 12.1-12,2 и вторые группы вхо- Формула изобретения

дов элементов 12.3 и 12,4, обеспечи-g

вая подачу на информационные следую- Двоично-десятичный счетчик, содерг щие выходы устройства: на выход 21,1 жащий триггеры каждого разряда и подается сигнал с выхода триггера входной элемент И, а каждый, кроме 5,1, на выход 21,2 - с выхода триг- первого, разряд содержит два элегера 5,2, на выход 21.3 - с триггера мента И, первьй и второй синхровхо- 5,4 и на выход 21,4 - с триггера 5,5; ды устройства подключены соответст- вторые группы входов элементов 14.1 венно к первому и второму входам

и 14.2 и первая группа входов элемента 14.3, а также третий элемент

И 16, обеспечивая при этом подачу сигналов с входов предустанова соответственно на инверсные S-входы триггеров 5,1, 5,2, 5,4 и 5,5,

Открыты первая группа входов третьего элемента 2-2И-ИЛИ 15,1 до момента накопления девятого импульса в полном цикле счета, первая группа -.

входов третьего элемента- 2-2И-ИЛИ 15,2 в течение всего цикла счета, вторая группа входов третьего элемента 2-2И-ИЛИ 15,3 в течение всего цикла счета. Одновременно с этим закрываются следующие элементы устройства: вторые группы первых элементов 2-2И- ИЛИ 12,1 и 12,2, первые группы входов первых элементов 2-2И-ИЛИ 12,3, 12,4, вторые группы входов вторых

элементов 2-2И-ИЛИ 14.1 и 14,2 и первая группа второго элемента 2-2И-ШШ 14,3, вторая группа входов третьих элементов 2-2И-ИЛИ 15,1 и 15,2 и первая группа входов третьего 15,3 элемента 2-2И-ИЛИ 15,3,

Подсчет импульсов, поступающих на первый 17 синхровход устройства, производится по аналогичным логическим ветвям, что и в первом примере, состояние входов и выходов полностью соответствует состояниям, приведенным в табл, 1,

Замена отказавших второго и четвертого триггеров производится аналогично рассмотренным примерам.

Таким образом, в предлагаемом двоично-десятичном счетчике осуществляется перестройка логической струк- УРЬ при отказе одного из разрядов, что создает возможность обеспечения работоспособности логического устройства автоматики или вычислительной техники без замены предлагаемого уствходного элемента И, выходы которого подключены; к счетным входам триггеров каждого разряда, вход установки в О устройства подключен к инверсным R-входам триггеров каждого разряда, первый вход предустанова подключен к инверсному S-входу триггера первого разряда, выходы первого и второго элементов И каждого, кроме первого, разряда подключены соответственно к Т- и К-входам триггера данного разряда, отличающий- с я тем, что, с целью повышения ремонтопригодности, в него введены резервный триггер с двумя элементами И и элемент ИЛИ, каждый разряд дополнительно содержит элементы НЕ, дополнительный элемент ИЛИ и первый элемент 2-2И-ШШ, разряды, кроме четвертого, содержат второй и третий элементы 2-2И-ИЛИ, а разряды, кроме первого, содержат элемент И/И-НЕ, четвертый разряд дополнительно содержит третий элемент И, вход установки в О устройства подключен к инверсному R-входу резервного триггера, счетный вход которого подключен к выходу входного элемента И, а I- и К-входы - соответственно к выходу первого и второго элементов И резервного разряда, прямой выход триггера каждого, кроме резервного, разряда подключен к первому входу дополнительного элемента ИЛИ данного разряда, вторые входы которых подключены к выходу элемента НЕ этого разряда, вход элемента НЕ каждого, кроме резервного, разряда подключен к соответствующему управляющему входу устройства, управляюпщй вход вого разряда подключен к первому входу первой группы входов первого элемента 2-2И-ИЛИ данного разряда и к первому входу элемента И/И-НЕ второго разряда, второй вход которого подключен к управляющему входу данного разряда, вторые и первые вхОды элементов И/И-НЕ третьего и четвертого разрядов подключены соответственно к управляющим входам данных разрядов и прямому выходу элемента И/И-НЕ предьщущего разряда, выход элемента НЕ первого разряда подключен к первому входу второй группы входов первого и к первому входу первой группы

входов второго элементов 2-2И-НЛИ данного разряда, выходы элементов НЕ

третьего и четвертого разрядов подключены соответственно к первому и второму входам элемента ШШ, выход

которого подключен к первому входу первой группы входов третьего элемента 2-2И-ИЛИ первого разряда, выход

элемента ИЛИ первого разряда подклю

чен к первым входам первого и второго элементов И всех последующих, включая резервный, разрядов и второму входу первой группы входов первого элемента 2-2И-ИЛИ первого разряда, выход элемента ИЛИ второго разряда подключен к- вторым входам первых, элементов И всех последующих, включая резервный, разрядов, к второму

входу второго элемента И третьего разряда, к второму входу второй группы входов первого элемента 2-2И-ИЛИ первого разряда, к второму входу первой группы входов первого элемента

2-2И-ИЛИ второго разряда и второму входу второй группы входов третьего элемента 2-2И-ИЛИ третьего разряда, выход элемента ИЛИ третьего разряда подключен к третьим входам первых

элементов И четвертого и резервного разрядов, к второму входу второй группы входов первого элемента 2-2И-ИЛИ второго разряда, к второму входу первой группы входов первого элемента

2-2И-ИЛИ третьего разряда и первому входу второй группы входов третьего элемента 2-2И-ИЛИ третьего разряда, выход элемента ИЛИ четвертого разряда подключен к четвертому входу первого элемента И резервного разряда, к второму входу второй группы входов первого элемента 2-2И-ИЛИ третьего разряда и второму входу первой группы входов первого элемента 2-2И-ИЛИ

четвертого разряда, первый вход предустанова устройства подключен к второму входу первой группы входов второго элемента 2-2И-ИЛИ первого разряда, второй, третий и четвертый входы

предустанова устройства подключены соответственно к первому входу второй группы входов второго элемента 2-2И-ИЛИ предыдущего разряда и, кроме четвертого, к второму входу первой

группы входов второго элемента 2-2И- ИЛИ одноименного разряда, четвертый вход предустанова устройства подключен к первому входу третьего элемента И четвертого разряда, второй вход

которого подключен к инверсному выходу элемента И/И-НЕ и первому входу второй группы входов первого элемента 2-2И-ИЛИ данного разряда, инверс- ный выход элемента И/И-НЕ третьего

разряда подключен соответственно к первым входам второй группы входов первого и первой группы входов второго элементов 2-2И-ИЛИ данного раз- ряда, инверсный выход элемента И/И- НЕ второго разряда подключен соответственно к первым входам второй группы входов первого, первой группы входов второго и второй группы входов третьего элементов 2-2И-ИЛИ данного разряда, прямой выход элемента И/И-НЕ второго разряда подключен к второму входу второй группы входов второго элемента 2-2И-ИЛИ пер вого разряда и первым входам первых групп входов первого и третьего элементов 2-2И-ИЛИ одноименного разряда прямой выход элемента И/И-НЕ третьего разряда подключен к второму входу второй группы входов второго элемента 2-2И-ШШ второго разряда и первым входам первых групп входов первого и третьего элементов 2-2И-ИЛИ одноименного разряда, прямой выход эле- мента И/И-НЕ четвертого разряда подключен к первому входу первой группы входов первого элемента 2-2И-ИЛИ одноименного разряда, к второму входу

второй группы входов второго э- - мента 2-2И-ИЛИ третьего разряда и первому входу второй группы входов третьего элемента 2-2И-ИЛИ первого раз

о 1 1

1

о

1 о

ряда, прямой выход триггера резервного разряда подключен к второму входу второй группы входов первого элемента 2-2И-ИЛИ четвертого разряда, второй вход второй группы входов третьего элемента 2-2И-ИЛИ первого разряда подключен к инверсному выходу триггера четвертого разряда, инверсный выход триггера резервного разряда подключен к вторым входам первой и второй групп входов третьих элементов 2-2И-ИЛИ соответственно первого и второго разрядов, выходы вторых элементов 2-2И-ШШ каждого, кроме четвертого, разряда подключены к инверсным S-входам триггеров последующего оазояда. выход третьего элемента И четвертого разряда подключен к инверсному S-входу триггера резервного разряда, выходы третьих элементов 2-2И-ИЛИ первого и второго разрядов подключены соответственно к второму входу первого элемента И второго разряда и третьему входу первого элемента И третьего разряда, выход третьего элемента 2-2И-ИЛИ третьего разряда подключен к второму входу второго элемента И четвертого разряда, выходы первых элементов 2-2И-ИЛИ каждого, кроме резервного, разряда являются соответствующими, информационными выходами устройства.

Таблица 1

о о о 1 1 1

о о о о о о

о о о о о о

о 1 1

2 2 3

1

о о о

о о о о

3

4 4 5

11

1

О 1

О 1

О 1

О 1 О

1

137078A

12 Продолжение табл.1

о 1 1 I 1

о о о о о о

I 1 1 1

1

о о о

о о

о

о о о о о 1 1 1 1

о о

5

6 6

7 7 8 8 9 9 О О

Таблица 2

13

1370784

14

Продолжение табл.2