Кодовый преобразователь Советский патент 1988 года по МПК H03K19/04 

Изобретение относится к имнульсно технике и может быть использовано нр построении буферных каскадов между многозначной н двоичной логикой.

Цель изобретения - расширение функциональных возможностей путем введения четвертого ло.гического Состояния (уровня).

На чертеже представлена схема электрическая принципиальная кодового преобразователя.

Устройство содержит входную шину 1, соединенную со входами первого и второго инверторов 2 и 3, исток п- транзистора второго инвертора 3 соединен с общей шиной 4, первую шину питания 5. первую выходную шину 6, вторую выходную шину 7, соединенную с выходом второго инвертора 3, третий инвертор 8, четвертый и пятый инверторы 9 и 10, вторую и третью шины питания 11 и 12, инверторы выполнены на КМОП-транзисторах, входная шина 1 соединена со входом третьего инвертора 8, выход которого соединен с истоком п-транзистора четвертого инвертора 9, исток р-транзистора которого соединен с выходом первого инвертора 2, исток п-транзистора которого соединен с первой шиной питаI ния 5, с истоком п-транзистора пятоъ

го инвертора 10 и истоком р-транзистора второго инвертора 3, выход которого соединен со входом четвертого инвертора 9, выход которого соединен со входом пятого инвертора 10, выход которого соединен с первой выходной шиной 6, а исток р-транзистора - с общей шиной 4 и с истоком р-транзистора третьего инвертора 8, исток п-транзистора которого соединен со второй шиной питания 11, исток р-транзистора первого инвертора 2 соединен с третьей шиной питания 12.

Устройство работает следующим образом.

Па шину 1 поступает логический сигнал в алфавите 0,1,2,3. На ши- нах 6 и 7 формируется соответствующая двоичная комбинация. На шины 12 11 и 5 поступает напряжение питания формирующее (соответствующие) логическим 1, 2, 3. Устройство функционирует в соответствии с таблицей истинности.

Логический уровень

20

Размеры р- и н-транзисторов инвертора 3 выбираются так, чтобы переключение инвертора 3 происходило

между уровнями напряжения, соответ11 1 1Г

И 2

ствующими логическим сигналам

, также устанавливаются размеры для инвертора 10.

0

5

0

5

0

5

Аналогично для инвертора 2 подбираются размеры транзисторов для переключения инвертора между логическими сигналами 2

Формула изобретения

Кодовый преобразователь, содерх а- щий входную шину, соединенную с входами первого и второго инверторов, исток п-транзис.тора второго инвертора соединен с общей шиной, первую шину питания, первую выходную шину, вторую выходную шину, соединенную с выходом второго инвертора, третий инвертор, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены четвертый и пятый инверторы, вторая ii третья шины питания, инверторы выполнены на КМОП-транзисторах, входная шина соединена с входом третьего инвертора, выход которого соединен с истоком п-транзистора четвертого инвертора, исток р-транзистора которого соединен с выходом первого инвертора, исток п-транзистора которого соединен с первой шиной питания, с истоком п-транзистора пятого инвертора и истоком р-транзистора второго инвертора, выход которого соединен с входом четвертого инвертора.

313744244

выход которого соединен с входом пя- вертора, исток п-транзистора которо- того инвертора, выход которого сое- го соединен со второй шиной питания, динен с первой выходной шиной, а ис- исток р-транзистора первого инвер- ток р-транзистора - с общей шиной и тора соединен с третьей шиной питас истоком р-транзистора третьего ин- ния.

Изобретение относится к области импульсной техники и может быть использовано при построении буферных каскадов между многозначной и двоичной логикой. Кодовый преобразователь (КП) содержит входную шину (Ш) 1, общую Ш 4, инверторы 2, 3, 8-10, Ш 5, 11, 12 питания, выходные Ш 6, 7. Изобретение расширяет функциональные возможности КП за счет введения четвертого логического состояния (уровня) . 1 ил, 1 табл. (Л со 4 4 ГС 4