Устройство для транспонирования матриц Советский патент 1988 года по МПК G06F17/16 

(Л

с

САЭ СХ)

СП

4

Физ.1

держит вход 1 для установки порядка транспонируемых матриц, счетчик 2, блок 3 памяти, наклгшивающие сутчма- торы 4 и 5, элемент И 6, мультиплексор 7, адресную шину 8 блока 9 памяти, шину 10 данных, вход 11, регистр 12 ввода, канал 13 разрешения записи, регистр 14 вывода, выход 15. Поставленная цель достигается тем, что матрицы транспонируют считыванием, начиная с первой, из каждой -и ячейки блока 9 памяти, до полного

,1

опроса ее ячеек, где 2 - количест

154П

во столбцов матрицы; п - порядковый номер матрицы потока. При таком способе организации счета после считывания последнего элемента предыдущей матрицы следует считывание второго элемента текущей матрицы, причем параллельно со считыванием осуществляется запись в освободившуюся ячейку памяти элемента; последующей ма- трипы, а по окончании записи ее транспонируют, начиная с первой из

каждой 2 2 ил.

ок

-и ячойки памяти.

Изобретение относится к вычислительной технике, может быть использовано при дискретных преобразованиях Фурье и позволяет транспонировать непрерывный поток матриц в темпе поступления элементов матриц на вход устройства. К1елью изобретения является сокращение аппаратурных затрат за счет записи онеред- ного элемента входной матрицы в ячейку памяти, освободивго юся после считывания очередного элемента транспонируемой матрицы. Устройство соff

1

Изобретение относится к вычисли- тепьной технике, может быть использовано при дискретных преобразованиях и позволяет осуществлять транспонирование матриц.

Цель изобретения - сокращение аппаратурных затрат.

На фиг. 1 представлена функцио- н а.пьная схема примера реализации устройства; на фиг. 2 - функциональная схема накапливающих сумматоров.

Устройство содержит вход 1 для установки порядка транспонируемых матриц, счетчик 2, блок 3 памяти, накапливающие сумматоры и 5, элемент 6 И, мультиплексор 7, адресную шину 8 блока 9 памяти, шину 10 данных, вход 11, регистр 12 ввода, канал 13 разрешения записи, регистр 14 вывода, вькод 15.

В состав накапливающих сумматоров 4 и 5 входят сумматор 16 и регистр 17 .

Устройство работает следующим образом.

Записывают двоичный код адреса (ДКА) ячеек блока 9 памяти в виде:

А.-, А,ЛО.

где - i-й разряд ДКА, принимающий значение О или 1;

Ад - младший разряд ДКА для записи первой () матрицы потока в блок 9 памяти;

N - количество разрядов ДКА и

N 1ор,Р-1 ,

где Р - составное число, кратное степени 2 и равное объему одной матрицы потока, подлежащей транспонированию. Для считывания первой матрицы () ДКА принимает вид

К-1

Т.е. младший разряд будет А,.

Цля записи второй матрицы (п 2) используется тот же ДКА, что и для считывания первой матрицы, а считывание осуществляется с использование - ДКА.

-1 - o H N-t

2К

т.е. при увеличении п на единицу, i младшего разряда ДКА увеличивается на К с учетом того, что Aj является следующим старшим разрядом для

В устройстве, реализующем предлагаемый способ, на установочный вход счетчика 2, работающего в режиме обратного счета, поступают данные о

размерах транспонируемых матриц потока в виде двоичного кода количества разрядов ДКА-N, которые с выхода счетчика 2 поступают на вход блока 3 памяти. С блока 3 код, с данными о

положении младшего разряда ДКА, в виде ДКА второй ячейки блока 9 поступает на входы накапливающих сумматоров А и 5 (фиг. 2), работающих в режиме суммирования (F А + В -f + перенос). На выходе накапливающих сумматоров 4 и 5 уже имеется нулево адрес первой ячейки блока 9, по которому, при наличии сигнала ввода и регистра 12 ввода, производится запись первого элемента первой матри- цы потока (п 1). Тактируемый регистром 12 ввода накапливающий сумматор 4 вьщает ДКА следующих ячеек блока 9.

Когда первая матрица будет полностью записана, срабатывает элемент 6 И и уменьшает двоичный код н выходе счетчика 2 на единицу, изменяет ДКА на выходе блока 3 на ДКА

1/

2-и ячейки и тем самым подготавливает к выдаче ДКА считывания из накапливающего сумматора 5 и такие же ДКА записи из накапливающего сумматора А. Таким образом, с учетом того, что скорость считывания должна быть не меньше скорости записи, вторая матрица (п 2) записывается в освобождающиеся последовательно ячейки памяти блока 9 в моменты времени между считьтанием отдельных элементов первой матрицы. После записи второй матрицы на выходе блока

Qtf

3будет ДКА 2 -ой ячейки, в которой записан (2 +1)-й элемент второй матрицы, являющийся также вторы элементом транспонированной второй матрицы. Далее процесс повторяется. Так как импульс переполнения накапливающего сумматора (С ) поступает на вход заема его младшего разряда (Ср) (фиг. 2), становится возможным транспонирование непрерывного потока матриц.

13815АО

Формула

изобретения

5

0

5

0

5

0

Устройство для транспонирования матриц, содержащее первый блок памяти, информационный вход-выход которого является одноименным входом- выходом устройства, отличающееся тем, что, с. целью сокращения аппаратурньсх затрат, в него введены мультиплексор, два накапливающих сумматора, элемент И, второй блок памяти и счетчик, установочный вход которого является входом задания порядка транспонируемых матриц устройства, выход счетчика подключен к адресному входу второго блока памяти, выход которого подключен к информационным входам первого и второго накапливающих сумматоров, вход признака вывода очередного элемента транспонируемой матрицы устройства подключен к тактовому входу первого накапливающего сумматора, выход которого подключен к первому информационному входу мультиплексора, выход которого подключен к адресному входу первого блока памяти, вход признака ввода очередного элемента входной матрицы устройства подключен к входу записи-чтения первого блока памяти, к управляющему входу мультиплексора и к тактовому входу второго накапливающего сумматора, вькоды которого подключены к разрядам второго информационного входа мультиплексора и к входам элемента И, выход которого подключен к счетному входу счетчика, причем в каждом накапливающем сумматоре выход переноса старшего разряда подключен к входу заема младшего разряда.

am 3

(