Преобразователь кода из системы остаточных классов в позиционный код Советский патент 1988 года по МПК H03M7/18 

со

00 00

со со

о:)

1388996

Изобретение относится к вычисли-

т|ельной технике и может быть исполь- зЬвано для перевода кода из системы о|статочных классов в позиционный

К0Д.

; Целью изобретения является расширение области примененгия за счет пе- р)евода числа, представленного остат- к|ами по множеству оснований.

I На чертеже представлена схема преобразователя кода из системы остаточных классов в позиционный код, Преобразователь содерямт регистр 1 с,№ига, блок 2 элементов ШШ, параллельный регистр 3, вьщислитель 4 по произвольному модулю, умножитель 5 пэ произвольному модулю, позицион умножитель 5 по произвольному

1

5

меньших К и взаимно простых с К;

Х значения X соответственно на первом и i- шагах преобразования.

В блок 8 памяти записьшаются по адресу, определяемому шагом преобразования, соответствующие значения 1

Л pj Д; и Р;, .

Преобразователь работает следующим образом.

В исходном состоянии в регистр 1 сдвига записаны значения остатков oi, ,6i,,... Ху S регистр 3 - значения oij , в счетчик 9 записан код, соответствующий величине п-2.

Так как на адресный вход блока 9

Изобретение относится к вычис лительной технике и может быть пользовано для перевода кода из сие- Ifтемы остаточных классов в позиционный код. Целью изобретения является расширение области применения за счет перевода числа, представленного остатками по множеству оснований. Поставленная цель достигается тем, что преобразователь кода из системы остаточных классов в позиционный код, содержащий вычитатель 4 по произвольному модулю, умножитель 5 по произвольному модулю, позиционный умножитель 6 и позиционный сумматор 7, содержит регистр 1 сдвига, блок 2 элементов ИЛИ, параллельный регистр 3, 8 памяти и вычитающий счетчик 9 с соответствующими связями. 1 ил. S (Л

мрдулю, позиционный умножитель 6, по- 20 памяти поступает код, соответствуюзвдионньй сумматор 7, блок 8 памяти,

вычитающий счетчик 9, группу входов

ip остатков преобразователя, вход

ill контакта преобразователя, тактовьш вход 12 преобразователя, вькод

13результата преобразователя, выход

14окончания работы преобразователя. Регистр 1 сдвига представляет собой совокупность параллельных регистров для хранения остатков содержимое которого сдвигается в каждом т|акте на величину одного остатка.

щий значению п-2, то на входы задания модуля вычитателя 4 и умножителя 5 соответственно подается значение ср , соответствующее их модулю

25 суммирования и умножения. На вход сомножителя умножителя 5 подается значение константы S, , а на вход сомножителя умножителя 6 - значение Ср, . Так как на входы вьмитателя 4

30 подаются остатки od, и oi соответственно, то на его выходе образуется разность /d, -oL,/ . На выходе умнос 2

I Преобразование кода системы оста трчных классов, заданного остатками (k, , ,.,. ,&in) по взаимно простым основаниям (Р, , P,j 5., „ ., Р ) в позиционный код X вьтолняется согласно следующим выражениям;

H-oi,

где

8; /(Пр -с.р;.,)Щр)

р. J, IJ

.S, /(cf.-/),) , ; 5,

q(K)

cf(cf,.l-M + IP

P

- контакты, которые вычисляются предварительно (i 2, . . .„ n-1 ),

- функция Эйлера, численно равная количеству чисел

щий значению п-2, то на входы задания модуля вычитателя 4 и умножителя 5 соответственно подается значение ср , соответствующее их модулю

5 суммирования и умножения. На вход сомножителя умножителя 5 подается значение константы S, , а на вход сомножителя умножителя 6 - значение Ср, . Так как на входы вьмитателя 4

0 подаются остатки od, и oi соответственно, то на его выходе образуется разность /d, -oL,/ . На выходе умнос 2

жителя 5 образуется произведение /8, /ft, /р 9 на выходе умножителя 6 - произведение С,/8,/Ы-, - /срг на выходе сумматора 7 - значение X,,.

В момент начала преобразования на вход 12 поступают тактовые импуль- Q сы. Первый тактовый импульс разрешает запись значения X, в регистр 3, а также производит сдвиг значений остатков в регистре 1. Кроме того, содержимое счетчика 9 становится равным п-3.

На выходы уменьшаемые и вычитаемые вычитатели 4 поступают значения 0/ и X,, а на входы задания модуля вьнитателя 4 и умножителя 5 поступают значения модуля Ср.Срг . На входы сомножителя умножителя 5 и умножителя 6 подаются значения констант S и соответственно. Таким образом, на выходе вычитателя 4 образуется разность /oi,-X, / , на выходе

умножителя 5 - произведение /о, /oi, у /+/

X, /р, п /,

5

0

5

на выходе умножителя - эначение Cf,/Б, ,/р,р.

Р-Рг р, рг

а на выходе сумматора 7 - зна

чение Х.

С приходом на вход 12 второго тактового импульса на выходе суммато р а 7 аналогично образуется значение Xj и так далее. Когда содержимое счетчика 9 станет равным нулю, на его выходе обнуления вырабатывается импульс, который поступает на выход 14 и анализирует, что на выходе 13 сформирован результат преобразования.

Формула изобретения

Преобразователь кода из системы остаточных классов в позиционньй код,.содержащий вычитатель по произвольному модулю, умножитель по про- извольному модулю, позиционный умножитель и позиционный сумматор, причем вход уменьшаемого вычитателя по произвольному модулю соединен с входом первого слагаемого позиционного сумматора, выход которого является выходом результата преобразователя, выход вычитателя по произвольному модулю соединен с входом первого сомножителя умножителя по произвольному модулю, выход которого соединен с входом первого сомножителя позиционного умножителя, выход которого соединен с входом второго слагаемого позиционного сумматора, выходы задания модуля вычитателя по произвольному модулю и умножителя по произвольному . модулю объединены,. ,о т - личающийс я тем, что, с

0

5

5

Q

0

5

целью расширения области применения за счет перевода числа, представленного остатками по множеству оснований, он содержит регистр сдвига, блок элементов 1-ШИ, параллельный регистр, блок памяти и вычитающий счетчик, причем входы остатков, кроме второго, группы преобразователя соединены соответственно с информационными входами разрядов регистра сдвига, выход младшего разряда которого соединен с входом уменьшаемого вычитателя по произвольному модулю, вход вычитаемого которого соединен с выходом параллельного регистра, информационный вход которого соединен с выходом блока элементов ИЛИ, первый и второй входы которого соединены соответственно с вторым входом остатков группы и с выходом результата преобразователя, тактовый вход которого соединен со счетным входом вычитающего счетчика, с входом разрешения записи параллельного регистра и с входом разрешения сдвига регистра сдвига, вход константы и выход окончания работы преобразователя соединены соответственно с информационным входом и с выходом обнуления вычи- тающего счетчика, разрядный выход которого соединен с адресным входом , блока памяти, выходы которого соединены соответственно с входом задания модуля вычитателя по произвольному модулю, с входом второго сомножителя умножите ля по произвольному модулю и с входом второго сомножителя позиционного умножителя.