Преобразователь позиционного кода в вычет по модулю Советский патент 1988 года по МПК H03M7/18 

ел

Од 00 ОАЭ О1

«Ve/

Изобретение относится к вычислительной технике и может .быть использовано для получения вычетов системы остаточных классов от чисел с q-м ос- , нованием в устройствах контроля по модулю и сопряжения.

Целью изобретения является расширение области применения за счет возможности работы по п;Е оизвольному ос- to кованию позиционной системы счисления. На фиг. 1 представлена схема преоб- разователя позиционного кода в вычет по модулю; на фиг. 2 - схема дешифра- тора. 15

Преобразователь (фиг, 1) содержит - регистр 1 сдвига, дешифратор 2, .группу элементов ИЗ, регистр 4, блоки 5 И 6 умножения по модулюэ накапливаю™ щий сумматор 7 по модулю, выход 8 пре-20 образователя, вход 9 основания пози- ционной системы счисления преобразователя, информационный вход 10 преобразователя.

Дешифратор (фиг. 2) содержит эле- 25 менты ИЛИ 11 - 13 и элемент И 14 (для случая пятиразрядного основания позиционной системы).

Регистр 1 сдвига выполняет сдвиг в сторону младших разрядов на К раз- 30 рядов

,

где . - ближайшее целое,, меньшее ли- ( бо равное

Дешифратор 2 преобразует код ве- личины q; основания позиционной системы счисления в код количества

разрядов, необходигфк для ее представления.

Вычисление вычета Ы. системы ос-- таточных классов по модулю Р от позиционного числа А происходит в преобразователе согласно следующей фор-.

муле:

( (р;м q;)modP)raodP, ,., . J

я (-1) Г

где 3j..

А , - разрядная цифра числа Aj m - разрядность числа А;

р-л, ; (Г; P-qi.

Преобразователь работает следующим образом,

В исходном состоянии в регистр 1

35

45

mod Р, /Зд 1 / qmo.dP;

50

фратор 2 своими выходами в соответ-- ст.вии с кодом на ег о зходе открывает соответствующие элементы ИЗ, и на одном входе блока 5 умноження по модулю Присутствует код младшей цифры А, числа А, а на другом входе - код числа 1 с выхода блока 6 умножения по модулю. На выходе блока 5 умножения по модулю присутствует значение младшей группы А:,. На первом этапе преобразования накапливающий сумматор 7 по модулю защелкивает значение А, а в регистре 1 происходит сдвиг информации на соответствующее количество разрядов В регистр 4 записывается значение ImodP с выхода блока 6. При этом содержимое регистра 4 умножается по модулю Р на qj в блоке 6 и подается, с одной стороны, на вход регистра 4 и, с.другой стороны, на один вход блока 5 умножения по модулю, на другом входе которого присутствует код значения произведение этих величин (AjQiOmodP присутствует на выходе блока 5 умножения по модулю.

0

5

5

0

На втором этапе в накапливающий сумматор 7 по модулю записывается код величины ((A,.,q;) modP+A)modP, в регистре 1 происходит очередной сдвиг информации. В дальнейшем процесс преобразования продолжается аналогичным образом о

Формула изобретения

Преобразователь позиционного кода .в вычет по модулю, содержащий регистр сдвига, первый блок умножения по модулю, накапливающий сумматор по модулю, регистр и группу элементов И, причем информационкьЕ вход преобразователя соединен с входами разрядов регистра сдвига, вь5ход первого блока .умножения по модулю соединен с входом накапливающего сумматора по МОДУЛЮ; Быход которого является выходом преобразователя, о т- л и ч а ю щ и и с я тем, что, с целью расширения области применения за счет возможности работы по произвольному основанию позиционной систе

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля по модулю и сопряжения. Целью изобретения является расширение области применения за счет возможности работы по произвольному основанию позиционной системы счисления. Поставленная цель достигается тем, что преобразователь позиционного кода в вычет по модулю, содержащий регистр 1 сдвига, группу элементов И 3, регистр. 4, блок 5 умножения по модулю, накапливающий сумматор 7 по модулю, содержит дешифратор 2 и блок 6 умножения по модулю с соответствующими связями. 2 ил.

записано .преобразуемое число А, в ре-,:мь счисления,- он содержит второй блок

гйстр 4 - обратная мультипликативная умножения по модулю и дешифратор,

величина 1/q;riodP:, накапливающийпричем.вход основаник позиционной

сумматор 7 по модулю обнулен, насистемы счисления npeo6pa3orjaTenH со

вход 9 подан код основания q;. Деши-единен с входом дешифратора н с .входом первого сомножителя второго.блока умножения по модулю, выход которого соединен с входом первого сомножителя первого блока умножения по модулю и с входом регистра, выход которого соединен с входом второго сомножителя второго блока умножения по модулю, выходы дешифратора соединены с первыми входами соответствующих

2 2

11

/

i Лог./

элементов И группы, вторые входы которых соединены с выходами соответствующих младши : разрядов регистра сдвига,входы разрядов величины сдвига которого соединены с выходами дешифратора, выходы элементов И группы соединены с входами разрядов второго сомножителя первого блока умножения по модулю.

Ч

с;

/J

2

-5

Фиг. 2