Буферное запоминающее устройство Советский патент 1988 года по МПК G11C19/00 

CAD

О)

ел

СХ)

113

I

i Изобретение относится к технике .й может быть использовано в качестве буферного запоминаюш,его устройства систем обработки информации.

Цель изобретения - расширение области применения за счет обеспечения режима записи слова состояния.

На чертеже приведена структурная : схема предлагаемого устройства. i Устройство содержит блок 1 памяти I первую группу 2 информационных входов ; и группу 3 информационных выходов, I первый 4 и второй 5 мультиплексоры, первый 6, второй 7, третий 8 и ре- : версивный 9 счетчики, регистр 10, ; схему 11 сравнения, элементы ИЛИ 12 и 13, вторую группу 14 информацион- : ных входов, первый вход 15 задания : режима, второй вход 16 задания режи- ; ма, вход 17 упраЬления чтением, вход I 18 управления записью, выход Буфер : пуст 19, выход Буфер заполнен 20, вход 21 установки, элемент ИЛИ 22 к элемент 23 задержки.

Устройство работает следувщим образом.

Перед началом работы по входу 21 установки счетчики 6,7,8 и 9 устанавливаются в нулевое состояние. : Перед записью каждого блока данных ; на второй вход 16 задания режима дол- I жен быть подан сигнал, по которому в блоке 1 памяти резервируется ячейка для последующей записи слова состояния блока данных,, При этом сигнал с второго входа 16 задания режима переписывает содержимое счетчика 6 в регистр 10 и задним фронтом сигнала на выходе элемента ШМ 12 производится модификация содержимого счетчиков 6,8 и 9, т.е. к их содержимому добавляется единица.

Информационное слово блока данных поступает на первую группу 2 информационных входов в сопровождении сигнала на первом входе 15 задания режима Сигнал на входе 15 воздействует на вход управления мультиплексора 4 и подключает к адресным входам блока 1 памяти выходные сигналы счетчика 6„ Одновременно с этим сигнал с вх ода 15 через элемент ИЛИ 13 осущест13Х я- ет запись информационного слова в блок 1 памяти по адресу, сформированному на счетчике 6. Задним фронтом сигнала на входе 15 производится модификация содерзвни- мого счетчиков 6,,8 и 9, т.е. к их

0

5

0

5

61

Q

35

40

45

50

55

582

содержимому добавляется единица. Запись последующих информационных слов блока данных производится аналогично.

По окончании записи блока данных на вход 18 управления записью поступает сигнал, по которому производитс я запись в блок 1 памяти слова состояния предьщущего блока данных. При этом высокий уровень сигнала на входе 18, воздействуя на вход управления мультиплексора 5, подключает к инфор- матщонным входам блока 1 памяти выходные сигналы счетчика 8 и сигналы, присутствующие на второй группе 14 информационных входов, куда поступает слово состояния записанного блока данных. Высокий уровень на входе 18 управления записью, воздействуя на вход управления мультиплексора 4, подключает к адресным входам блока 1 памяти выходные сигналы регистра 10.

При поступлении по входу 17 управления чтением запроса на чтение данных к адресным входам блока 1 памяти подключаются выходы счетчика 7 (на входах управления мультиплексора 4 - низкие сигналов), которьй является формирователем текущего адреса чтения данных. Сигнал по входу 17 разрешает прохождение считанных из блока 1 памяти данных на группу 3 информационных выходов. Задним фронтом сигнала на входе 17 производится модификация содержимого счетчика 7 (добавляется единица) и счетчика 9 (вычитается единица). Чтение последующих информационных слов производится аналогично.

Реверсивный счетчик 9 имеет разрядность, на единицу превышающую разрядность счетчиков 6 и 7, и высокий уровень сигнала на,выходе его ,старшего разряда, т.е. на выходе.Буфер заполнен 20 свидетельствует о том, что буфер заполнен. Низкий уровень сигнала на выходе схемы 11 сравнения (на выходе Буфер пуст 19, при котором содержимое счетчика 9 равно содержимому счетчика. 8, свидетельствует о том, что буфер пуст.

Формула изобретения

Буферное запоминающее устройство, содержащее блок памяти, информационные выходы которого являются группой информационных выходов устройства, реверсивный счетчик, вход обратного

счета которого является входом управления чтением устройства и подключен к счетному входу первого счетчика, выходы которого соединены с информационными входами первой группы первого мультиплексора, информационные входы второй Группы которого подключены к выходам второго счетчика, первый управляющий вход первого мультиплексора является входом управления записью устройства, выход первого мультиплексора подключен к адресному входу блока памяти, о т ли ч а ю

мультиплексора являются второй группой информационных входов устройства и подключены к выходам третьего счетчика, вход установки которого соеди- . ней с выходом третьего элемента ИЛИ, первьй вход которого подключен к выходу элемента задержки, вход которого соединен с управления записью устройства и подключен к второму входу второго элемента ИЛИ и управляющему входу второго мультиплекг. сора, второй вхсщ третьего элемента ИЛИ является входом установки устрой

Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства систем обработки информации. Цель изобретения - расширение области применения за счет обеспечения режима записи слова сое- тояния. Устройство содержит блок 1 памяти, мультиплексор 4, счетчики 6,7 и реверсивный счетчик 9. Расим- рение области применения достигается введением регистра 10, второго 5 мультиплексора, третьего счетчика 8, элементов ИЛИ 12,13,22, схемы 11 сравнения, элемента 23 задержки. 1 ил, .

выход старшего раз- Буфер

щ е е с я тем, что, с целью расшире- 5 подключен к входам установки ния области применения за счет обеспе- первого, второго и реверсивного счет- чения режима записи слова состояния, чиков, вход прямого счета реверсивного счетчика подключен к выходу первого элемента ИЖ и к счетному входу 2Q третьего счетчИка, выходы которого подключены к входам первой группы ; схемы сравнения, входы второй группы которой подключены к выходам реверсивного счетчика, 25 ряда которого является выходом

заполнен устройства, выходом Буфер пуст которого является выход схемы сравнения, второй вход первого элемента ИЛИ является вторым входом за- го элемента ИЛИ, выход которого под- зо яз™ режима устройства и подключен ключен к входу записи блока памяти, к входу синхронизации регистра, выходы которого соединены,с информационным входом третьей группы первого мультиплексора , а вход управления чтением устройства , соединен с входом чтения блока памяти.

устройство содержит регистр, второй мультиплексор, третий счетчик, первый, второй и третий элементы ИЛИ, схему сравнения, элемент задержки, причем информационный вход регистра соединен с выходом второго счетчики, к счетному входу которого подключен выход первого элемента ШШ, первый вход которого является первым вхсяой задания режима устройства и соединен с вторым управлянищм входом первого мультиплексора и первым входом второинформационньй вход которого соединен с выходом второго мультиплексора, информационные входы первой группы которого являются первой группой ни- . формационяых входов устройства, иИ- формационные входы второй группы

35

выход старшего раз- Буфер

входам установки реверсивного счет- о счета реверсивночен к выходу первок счетному входу выходы которого м первой группы ходы второй группы к выходам реверется выходом

зо

35