Буферное запоминающее устройство Советский патент 1989 года по МПК G06F13/00 

1

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в подсистемах ввода измерительной информации.

Цель изобретения - упрощение устройства.

На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - блок мультиплексора и схема подключения к нему управляющих информационных сигналов; на фиг„ 3 - структурная схема блока формирования адресао

Устройство содержит блок 1 памяти, блок 2 формирования адреса, мультиплексор 3, информационные входы 4 и выходы 5, входы Б - 8 управления, выходы 9 - 13,

Блок 2 формирования адреса содержит счетчики 14 и 15, реверсивный счетчик 16, мультиплексор 17 и дешифратор 18„

Устройство работает следующим образом.

При записи информации на информационные входы 4 устройства подается входное слово, которое содержит

данные от нескольких измерительных

каналов, где п - разрядность блока 1 памяти; р - разрядность измерения одного канала о Одновременно на вход 8 режима работы запись-считывание поступает высокий уровень сигнала, разрешающий выполнение операции записи, который подключает к адресным входам блока 1 памяти выходы счетчица 14 через мультиплексор 17 блока 2 формирования адреса. Сигнал с входа 8 поступает также на вход старшего разряда (ХЗ) адресных входов мультиплексора 3 При нулевых битах на входах XI, Х2 мультиплексора 3 к информационным входам блока 1 памяти данные каналов 4,, 4-,, 43, 4цв информационном входном слове подключа(Л

Я

О 4ь 1

О

ются без сдвига. Сигнал с входа 8 записывает данные в блок 1 памяти по адресу, сформированному на счетчике 14 блока 2 формирования адресас После этого сигнал, поступающий на вход 6 управления, модифицирует текущий адрес записи и текущий объем заполнения блока 1 памяти, т„ес содержимое счетчиков 14 и 16 увеличивается на единицу

При записи следующего входного слова на входы XI, Х2 мультиплексора 3 подается комбинация 01 с выходов младших разрядов счетчика 14 через мультиплексор, что разрешает прохождение информации с входных информационных шин 4 устройства через мультиплексор 3 на входы блока 1 памяти со сдвигом на р разрядов, т.е. данные первого канала занимают место данных последнего канала, а данные остальных каналов сдвигаются, занимая место данных предыдущего канала Запись же данных в блок 1 памяти производится при этом аналогично описанному

Таким образом, если одно из разрядных сечений блока 1 памяти отказывает, то сечение это проходит через данные нескольких каналов, упакованных в одно слово, а не через данные одного канала0 Тем самым потери информации распределяются между несколькими каналами

При чтении информации из блока 1 памяти производится восстановление исходного формата данных. Для осуществления этого используется мультиплексор 3. При выполнении операции чтения, которая производится при низком уровне сигнала- на входе 8, считанная из блока 1 памяти по адресу, сформированному на счетчике 15, формация поступает на соответствующие информационные входы мультиплексора 3. На адресные входы мультиплексора 3 в это время поступают младшие разряды (XI, Х2) счетчика 15 и низкий уровень сигнала по входу 8 управления (ХЗ).Эти сигналы воздействуют на мультиплексор 3 таким образом, чтобы включалась та секция мультиплексора, которая обеспечивала бы сдвиг информации, приводящий считанные из блока 1 памяти данные в соответствие с тем, какими они поступали на информационные входы 4 устройства. С выходов мультиплексл

0

5

0

5

0

5

0

5

ра 3 восстановленные данные поступают на информационные выходы 5 устройства. Содержимое счетчика 5, т.е. текущий адрес чтения, модифицируется после каждого цикла чтения сигналом, поступающим по входу 7 управления. Одновременно с этим уменьшается на единицу содержимое реверсивного счетчика 16 объема.

Высокие уровни сигналов на выходах дешифратора 18 блока 2 формирования адреса, т„е„ на выходах 9 и 10 управления,свидетельствуют о состояниях Буфер пуст и Буфер заполнен, которые запрещают обращение к устройству с операциями чтения и записи соответственно о

Таким образом, за счет введения блока мультиплексора и соответствую- ) щего подключения к его входам управляющих и информационных сигналов, обеспечивается запись и восстановление информации в/из буферного запоминающего устройства с меньшей затратой оборудования, что приводит к упрощению устройства о

Формула изобретения

Буферное запоминающее устройство, содержащее блок памяти, блок формирования адреса, первая группа выходов которого соединена с адресными входами блока памяти, а первый и второй входы блока формирования адреса являются соответственно входами считывания и записи устройства, третий вход соединен с входом разрешения записи-считывания блока памяти и является входом разрешения записи- считывания устройства, первый и второй выходы являются соответственно выходами заполненности и отсутствия информации устройства, отличающееся тем, что, с целью упрощения устройства, в него введен мультиплексор, первая группа информационных входов которого является информационными входами устройства, вторая группа информационных входов мультиплексора соединена с соответствующими выходами блока памяти, информационные входы которого подключены к соответствующим выходам мультиплексора и являются информационными выходами устройства, адресные входы мультиплексора соединены с выходами младших разрядов адреса бло51476476 .6

ка формирования адреса, вход режима решения записи-считывания блока па- мультиплексора соединен с входом раз- мяти„

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств в подсистемах ввода измерительной информации. Цель изобретения - упрощение устройства. Поставленная цель достигается за счет введения мультиплексора и соответствующей подачи на его входы управляющих и информационных сигналов, обеспечивается запись и восстановление информации из буферного запоминающего устройства с меньшей затратой оборудования, что приводит к упрощению устройства. 3 ил.

Фиг.1

Фиг.З