Измерительный преобразователь синфазной и квадратурной составляющих переменного тока Советский патент 1988 года по МПК G01R19/06 

2;

(Л

Изобретение .может быть использовано в информационно-измерительных система.х контроля и учета расхода электроэнергии. Измерительный преобразователь синфа.ию) и квадратурной составляющих переменного тока содержит датчик 1 напряжения, формирователь 2 импульсов, фазовый детектор 3, корректирующий фильтр 4, управляемый генератор 5, делитель 6 частоты, D-триг- гер 7, элементы И 8, 17-20, Т-тригге- ры 9, 10, датчик II тока, интегратор 12, источник 13 напряжения смеп1,ения, ключ 14, источник 15 опорного напряжения, формирователь 21 импульсов записи, реверсивные счетчики 22, 23, формирователь 24 импульса сброса, запоминаюн1,ие блоки 25, 26. Измерительный преобразователь имеет повы- п енную точность преобразования за счсг умепынения погрешностей от изменения частоты измеряемого тока. 1 ил.

оо со

00 4

СО

Изобретение отне сится к электрои.чмери- тельной технике и предназначено для использования в информационно-измерительных системах контроля и учета расхода электроэнергии.

Цель изобретения - повышение точности преобразования за счет уменьшения по- I решностей от изменения частоты измеряемого тока.

На чертеже приведена структурная схема преобразователя.

Преобразователь содержит датчик I на- нряжения, вход которого соединен с потенциальным входом устройства, а выход через формирователь 2 импульсов - с вторым входом фазового детектора 3, выход которого через корректирующий фильтр 4 и управ. 1яемый генератор 5 соединен с входом делителя 6 частоты, С-входом D-триггера 7 и первым входом элемента И 8, выход делителя 6 частоты - с входами Т-триггеров 9 и 10, токовый вход устройства через датчик 11 тока - с первым суммирующи.м входом интегратора 12, второй суммирующий вход которого соединен с выходом источника 13 напряжения смещения, вычитающий вход интегратора 12 через ключ 14с выходом источника 15 опорного напряжения.

Выход интегратора 12 через пороговый элемент 16 соединен с D-входом D-триггера 7, выход которого соединен с управляющим входом ключа 14 и вторым входом элемента И 8, выход которого соединен с вторыми входами элементов И 17-20, прямой выход Т-триггера 9 - с первым входом фазового детектора 3, входом формирователя 21 импульсов записи и первым входом элемента И 17, выход которого соединен с суммирующим входом реверсивного счетчика 22, вычитающий вход которого соединен с выходом элемента И 18, первый вход которого соединен с инверсным выходом Т-триггера 9, прямой и инверсный выходы Т-триггера 10с первыми входами элементов И 19 и 20 соответственно, и их выходы - с су.ммирую- щим и вычитающим входами реверсивного счетчика 23 соответственно.

Входы сброса реверсивных счетчиков 22 и 23 соединены с выходом формирователя 24 импульса сброса, выходы реверсивных счетчиков 22 и 23 - соответственно с входами запоминающих блоков 25 и 26, в качестве которых могут быть использованы буферные регистры, установочные входы которых соединены с выходом формирователя 21 импульса записи и входом формирователя 24 импульса сброса, выход запоминающего блока 25 является выходом синфазной составляющей тока, а выход запоминающего блока 26 выходом квадратурной составляющей.

Преобразователь работает следующим образом.

0

5

0

5

0

5

0

5

0

По сигналам датчика 1 напряжения Т- три1геры 9 и 10 вырабатывают прямоугольные сигналы, причем фаза и частота сигналов Т-триггера 9 совпадает с фазой и частотой сети, а фаза сигнала Т-триггера 10 сдвинута на 90° относительно сетевого напряжения. Т-триггер 9 срабатывает по фронту входного импульса, а Т-триггер 10 - по спаду этого же импульса. Фазовый детектор 3, корректирующий фильтр 4, управляемый генератор 5, делитель 6 частоты и Т-триггер 9 образуют автоматическую систему подстройки частоты управляемого генератора 5. Благодаря этому на выходе управляемого генератора 5 всегда присутствуют импульсы с частотой

fj п- f п/Т, где п - коэффициент деления делителя 6

частоты; f, Т - частота и период напряжения сети.

Датчик 11 тока, интегратор 12, поро- говь.1Й элемент 16, D-триггер 7, источник 15 опорного напряжения, управляемый ключ 14 и элемент И 8 образуют систему преобразования сигнала датчика 11 тока в частоту синхронного напряжения.

Интегратор 12 интегрирует входной сигнал, и при достижении порога срабатывания порогового элемента 16 D-триггер 7 под воздействием импульса на его С-входе пе- рек.1ючается и включает с помощью управляемого ключа 14 источник 15 опорного напряжения на вычитающий вход интегратора, на выходе которого начинает умень- П1аться выходное напряжение, при этом при достижении порогового напряжения пороговый элемент 16 опять срабатывает и D-триггер вновь переключается, отключая источник 15 опорного напряжения. Затем процесс повторяется.

В соответствии с логикой работы элементов И 17-20 на суммирующие входы реверсивных счетчиков 22 и 23 поступают сигналы с выхода Отриггера 7 за половину периода напряжения сети, а за вторую половину периода сети из счетчика вычитаются импульсы с выхода D-триггера 7, причем результат остатка переписывается в запоминающие блоки 25 и 26. За счет смещения полупериодов измерения в реверсивном счетчике 22 содержится результат, пропорциональный синфазной составляющей, а в реверсивном счетчике 23 - квадратурной составляющей тока.

Формула изобретения

Измерительный преобразователь синфазной и квадратурной составляющих переменного тока, содержащий датчик напряже- ния, вход которого соединен с потенциальным входом устройства, преобразователь тока, вход которого соединен с токовым входом устройства, а выход с первым суммирующим входом интегратора, пороговый элемент, источник опорного напряжения, управляемый ключ, последовательно соединенные формирователь записи и формирователь импульсов сброса и первый запоминающий блок, отличающийся тем, что, с целью повышения точности преобразования за счет уменьшения погрешностей от изменения частоты измеряемого тока, в него дополнительно введены источник напряжения смещения, формирователь импульсов, последовательно соединенные фазовый детектор, корректирующий фильтр, управляемый генератор импульсов и делитель частоты, D-триг- гер, два Т-триггера, пять элементов И, два реверсивных счетчика и второй запоминающий блок, причем первый вход фазового детектора соединен с входом формирователя импульсов записи и с прямым выходом первого Т-триггера, второй вход фазового детектора через формирователь импульсов соединен с выходом датчика напряжения, второй суммирующий вход интегратора соединен с выходом источника напряжения смещения, а вычитающий вход интегратора через управляемый ключ соединен с выходом источника опорного напряжения, выход интегратора через пороговый элемент соединен с D-входом D-триггера, С-вход которого соединен с выходом управляемого генератора импульсов и первым входом первого элемента И, а выход D- триггера соединен с управляющим входом управляемого ключа и вторым входом пер

вого элемента И, выход которого соединен с вторыми входами второго, третьего, четвертого и пятого элементов И, входы первого и второго Т-триггеров соединены с выходом делителя частоты, прямой выход первого Т-триггера соединен с первым входом второго элемента И, выход которого соединен с суммирующим входом первого реверсивного счетчика, выход которо го соединен с входом первого запоминающего блока, выход которого является выходом синфазной составляющей устройства, вычитающий вход первого реверсивного счетчика соединен с выходом третьего элемента И, первый вход которого соединен с инверсным выходом первого Т-триггера, прямой выход второго Т-триггера соединен с первым входом четвертого элемента И, выход которого соединен с суммирующим входом второго реверсивного счетчика, выход которого соединен с входом второго запоминающего блока, выход которого является выходом квадратурной составляющей устройства, вычитающий вход второго реверсивного счетчика соединен с выходом пятого элемента И, первый вход которого

соединен с инверсным выходом второго Т- триггера, входы сброса первого и второго реверсивных счетчиков соединены с выходом формирователя импульса сброса, установочные входы первого и второго запоминающих блоков соединены с выходом

формирователя импульса записи.