Устройство для контроля информации Советский патент 1988 года по МПК G05B19/4097 G06F11/30 G06F17/00 

113

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления технологическими процессами (СУТП для осуществления контроля информации, вводимой от нескольких источников, а также в системах автоматизи- рованного проектирования (САПР).

Цель изобретения - повьшение дежности устройства.

На фиг, представлена структурная схема устройства; на фиг.2 - блок памяти.

Устройство для контроля информа- |ции содержит первый мультиплексор Г, |блок 2 памяти, первьй счетчик 3, пер йьй дешифратор 4, триггер 5, генератор 6, первый и второй элементы И 7, 8, второй мультиплексор 9, элементы Или 10, второй и третий счетчики 11, 12, второй дешифратор 13, элемент |1СКЛЮЧАЮЩЕЕ ИЛИ 14, регистр 15,

Блок 2 памяти может быть реализо- нан, например, на универсальном ре- гистре, информационный выход которог :1вляется выходом блока. Входы данных иход синхронизации С 2 и управляющий

В режиме последовательного контроля осуществляется попарное сравнение Содержимого всех п блоков 2 памяти, После общего сброса устройства все счетчики 3,11,12 обнулены, а триггер 5 - в единичном состоянии, разрешая прохождение с генератора 6 одного импульса через элемент И8 на вход счетчика I1. Сигнал с выхода элемента И8 сбрасывает триггер 5, разрешая прохождение импульсов с генератора 6 через элемент И7 на входы выборки дешифраторов 4,13. Содержимое счетчиков 3,11 определяет адреса блоков 2 памяти, подключаемых на входы мультиплекйход V2 явиляются входом блока, вторым Входом которого является вход синхро- ЗО соров 1,9. Лод адресом блока 2 пони- йизации С1. Информационный по с ледов а--- мается номер блока 2 (от 1 до п) . Ин- фельный вход VI регистра соединен с фго выходом.

: В исходном состоянии в блоки 2 буферной памяти записана строчная информация с выхода блока 2 последовательно (по битам) поступает на вход мультиплексора 1 и коммутируется на

.ь„.-.,..„ „..„..... ...., «.. выход, так kaK на.адресном входе муль- ормация с входов устройства. Блоки 2 типлексора 1 yctaнoвлeн адрес данно- ll a6oTaioT в режиме синхронизируемой го входа счетчиком 3. Аналогично осувующем вькоде получаем сигналы, используемые в качестве сдвиговых. Эти сигналы через соответствующий элемент ИЛИ 10 поступают на вход С1 блока 2 памяти. Таким образом осуществляется второй режим работы блока 2 памяти - режим последовательной записи с -входа VI , а следовательно, и выдачи информации с восьмого выхода микросхемы на информационные входы мультиплексоров 1,9. При многократном считывании информация вновь записьгоается в блок 2 памяти.

В режиме последовательного контроля осуществляется попарное сравнение Содержимого всех п блоков 2 памяти, После общего сброса устройства все счетчики 3,11,12 обнулены, а триггер 5 - в единичном состоянии, разрешая прохождение с генератора 6 одного импульса через элемент И8 на вход счетчика I1. Сигнал с выхода элемента И8 сбрасывает триггер 5, разрешая прохождение импульсов с генератора 6 через элемент И7 на входы выборки дешифраторов 4,13. Содержимое счетчиков 3,11 определяет адреса блоков 2 памяти, подключаемых на входы мультиплексоров 1,9. Лод адресом блока 2 пони- мается номер блока 2 (от 1 до п) . Ин-

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления технологическими цроцессами (СУТП), а также в системах автоматизированного проектирования (САПР). Цель изобретения - повьппение надежности устройства. Устройство содержит первый мультиплексор 1, блоки 2 памяти, первьй счетчик 3, первый дешифратор 4, триггер 5, генератор 6, первый 7 и второй 8 элементы И, второй мультиплексор 9, элементы ИЛИ 10, второй счетчик 11, третий счетчик 12, второй дешифратор 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14. Для выбора адресов входов первого и второго мультиплек соров используются два счетчика соответственно. Адреса блоков памяти, информация с которых должна быть подана на выбранные входы мультиплексоров, определяются двумя дешифраторами. Ин- формация на дешифраторы поступает от счетчиков выбора адреса входов мультиплексоров . Содержимое счетчиков может изменяться либо в автоматическом режиме под управлением схемы, содержащей генератор, поразрядный счетчик, триггер, два элемента И, либо произвольно за счет внешнего управления. g сл 2 шт. со :о со VI Ji

йараллельной записи с входов D1..,D4, а которые подаются данные. На входы 42 и V2 подается 1. Так как во вре- йя записи в блоки 2 генератор 6 не Запущен, то через элемент И7 на выходах выборки дешифраторов 4 и 13 имеется запрещающий сигнал, в результате чего на их выходах О и на входе 2 блока С1 - О.

После записи строчной информации в блоки 2 памяти осуществляется режим контроля следующим образом.

На входах С2 и V2 блоков 2 уста навливается О. После общего сброса и запуска генератора 6 через элемент И7 на входы выборки дешифраторов 4, 13 поступают импульсы, которые появляются на выходе дешифраторов, соответствующем установленному на входе коду с выходов счетчиков 3, 11. Та- кИм образом, подавая на вход выборки дешифратора импульсы, на соответст

ществляется коммутация информации.с блока 2 памяти через мультиплексор 9 с помощью счетчика 1. Перебор адресов (номеров) блоков 2 памяти осущег ствляется с помощью счетчиков 3,11. Сначала счетчики 3,11 в состоянии 0 и I, затем О и 2 и т.д. до О и п. После обнуления счетчика 11 счетчики 3,11 в состоянии I и

ИП Jll JJ lIjTt 1,1 J и jj tl2l

О

и т.д. до

1 и п и так далее аналогично. Таким образом происходит поразрядное сравнение содержимого двух выбранных блоков 2 памяти через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14.

Наращивание содержимого счетчиков 3,11 осуществляется следующим образом.

В исходном -положении триггер 5 находится в единичном состоянии. Прямой ВЕахоД триггера 5 соединен с вторым выходом элемента И 8 и, поступая

на вход сброса триггера 5, устанавливает его в О, При этом элемент И 8 закрьтается, а элемент И 7 открывается, разрешая прохождение имсрра, выходы первого счетчика соответственно соединены с входами данных первого дешифратора и с входами адреса первого мультиплексора, вход уппульсов с генератора 6 на входы выбор- равления первого дешифратора соединен

ки дешифраторов 4,13, Начинается этап сравнения двух слов разрядностью k. Через k+l импульс с генератора 6 счетчик 12 обнуляется, и этот сигнал поступает на вход установки в 1 триггера 5, Элемент И 8 пропускает один импульс на счетчик 11, увеличивая его содержимое на единицу. Счетчик 3 увеличивает свое содержимое по сигналу переноса счетчика 11. Выбираются следующие два блока 2 памяти, и по сигналам с выхода элемента И 7 производится поразрядное сравнение выбранных

слов и так далее. Содержимое счетчи- 20 памяти, первого и второго счетчиков

ка 12 определяет номер сравниваемого разряда в строке.

В режиме выборочного контроля счетчики 3,11 с входа 4 устройства

являются с первого по третий входами данньк устройства соответственно, синхровходы первого и второго счетчи ков и вход запуска генератора являют

переводятся в режим установки. По.ус- 25 ся синхровходом и управляющими входатановочным входам 2 и 3 в счетчики 3,11 записьшаются адреса требуемых блоков 2 памяти. Процесс сравнения происходит аналогично описанному в режиме последовательного контроля.

Изобретение позволяет осуществлять сравнение информации, поступающей с различных источников, как по- .парно-перебирая все возможные сочетания, так и произвольно вьвделяя интересующие источники. Использование изобретения в системах автоматизированного проектирования позволяет сократить затраты машинного времени на обработку информации, а в системах управления технологическими процессами повысить оперативность контроля за работой технологического оборудования.

Совокупность признаков позволяет осуществить поразрядное сравнение содержимого любых двух блоков памяти в процессе ввода данных в ЭВМ, что в тоже время не исключает возможность ввода информации в ЭВМ только одного блока памяти. .Ф о р м ула изо-бретения

Устройство для контроля информации, содержащее, первый мультиплексор первый депшфратор, блоки памяти, первый счетчик, триггер, генератор, парвьй, второй элементы И, выходы элементов И подключены к соответствующим входам данных первого мультиплексрра, выходы первого счетчика соответственно соединены с входами данных первого дешифратора и с входами адреса первого мультиплексора, вход упс выходом первого элемента И, первые входы которого и первый вход второго элемента И соединены с выходом генератора, прямой выход триггера соеди-: нен с вторым входом второго элемента И, входы данных блоков памяти являются первыми входами данных устройства, о тличающе ее я тем, что, с

целью повышения надежности устройства, в него введены элементы ИЛИ, второй дешифратор, второй мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй и третий счетчики, входы данных блоков

являются с первого по третий входами данньк устройства соответственно, синхровходы первого и второго счетчиков и вход запуска генератора являют5

ми устройства соответственно, выходы первого и второго дешифраторов соединены с соответствующими входами эле- ментов ИПИ, выходы которых подключены

0 к входам управления соответствующих блоков памяти, выходы которых соединены с входами данных второго мультиплексора соответственно, выходы первого и второго мультиплексоров подключены к соответствующим входам элемента ИСКдаЧАЮЩЕЕ ИЛИ, выход которого является .контрольным выходом устрой- ства, выходы первого счетчика являются первыми выходами индикации устройп ства, выходы второго счетчика по дклю- чены к соответствующим информационным входам второго дешифратора, к адресным входам второго мультиплексора и являются вторыми выходами индикации

f- устройства, выходы третьего счетчика являются третьими выходами индикации устройства, выход переполнения третьего счетчика соединен с входом установки триггера, выход второго элемента И подключен к входу сброса триггера и к счетному входу второго счетчика, выход которого соединен со счетным входом первого счетчика, инвертирующий выход триггера соединен с вторым входом первого элемента И, выход которого подключен к входу управления второго дешифратора, выход генератора подключен к счетному входу третьего счетчика.

0

5

л/г.г