Цифровой временной дискриминатор Советский патент 1988 года по МПК H03K5/19 

(Л

Изобретение относится к измерительным устройствам системы слежения середины строб-импульса за временным положением импульсного сигнала. Цифровой временной дискриминатор (ЦВД) содержит N-разрядные счетчики 1,2, поразрядный сумматор 3, управляемый генератор 4 импульсов, элемент НЕ 5, блок N-1 элементов 2И-ИЛИ 7-1,..., 7-(N-l), блок 6 задержки, запоминающее устройство 8, входную 10 и выходную 11 шины. ЦВД имеет повышенную по мехоустойчивость. 2 ил.

Фиг. 1

Изобретение относится к импульсной технике, в -частности к измерительным f устройствам системы слежения середины строб-импульса за временным положени- ем импульсного сигнала.

Цель изобретение - повышение помехоустойчивости.

На фиг. 1 представлена схема цифрового временного дискриминатора; на фиг. 2 - временные диаграммы, поясняющие работу устройства.

Цифровой временной дискриминатор I содержит первый N-разрядный счетчик 1 импульсов, второй счетчик 2 импульсов, поразрядный сумматор 3, управляемый генератор 4 импульсов, элемент НЕ 5, блок 6 задержек, блок N-1 элементов 2И-ИЛИ 7-1,...,7-(N-1) запоминающее устройство 8, первую, ВТОРУЮ шину 9 (ш-ину строб-импульсов), вторую входную шину 10 (шину нормированного сигнала), выходную шину 11, при . этом второй счетчик 2 выполнен на ; N-1 разрядах, вход управляемого гене: ратора 4 соединен с входом элемента НЕ 5 и с первой входной шиной 9, выход - с счетным входом первого и второго счетчиков 1 и 2, входы начальной установки которых соединены с выходом элемента НЕ 5, первые входы первых ; элементов И блока элементов 2И-ИЛИ i 7-1,...,7-(М-1) соединены с прямым I входом N-ro разряда счетчика 1, вторые входы - с прямыми входами соот- ветствующи с N-1 разрядов счетчика 1, первые входы вторых элементов И блока элементов 2И-ИЛИ 7-1,...,7-(М-1) - с инверсным выходом N-ro разряда счетчика 1 и N-M входом первой группы

40

входов поразрядного сумматора 3, вто рые входы вторых элементов И - с пря- мыми выходами соответствующи}с N-1 разрядов счетчика 2, а третьи входы

всех элементов И подключены к второй д входной шине 10 и входу блока 6 за-х держки, выходы элементов ИЛИ блока элементов 2И -И1И 7-1,. . . ,7-(М-1) соединены с соответствующими N-1 входами первой группы входов поразрядного сумматора 3, выходы которого соединены соответственно с информационными входами запоминающего устройства 8, вход разрешения записи которого соединен с выходом блока 6 задержки, а выходы запоминающего устройства 8 соединены с второй группой входов поразрядного сумматора 3 и с выходной шиной и.

Дискриминатор работает следующим образом.

Поступающий на входную шину 9 стробимпульс (си), по длительности и положению соответствующий ко-нтроли- руемому временному интервалу, запус- кАет управляемый генератор 4. На шину 10 поступает импульсный нормиро- ванньш сигнал (НС), стробированный сигналом СИ, ограниченный по длительности и сформированный по переднему фронту. Управляемый генератор 4 вырабатывает тактовые импульсы, временное положение которых жестко связано с началом СИ, и число, которых в интервале СИ определяет емкость СИ в так- tax. В качестве генератора 3 могут использоваться устройства, основанные, например, на схеме генератора тактовых импульсов с внешним запуском или на основе стробирования генератора тактовых импульсов сигналом СИ по схеме совпадения.

При отсутствии СИ элемент НЕ устанавливает на первом счетчике 1 число, равное

2-м

01

(1)

где XQI м

-начальная установка первого счетчика 1;

-коэффициент пересчета счетчика 1 ;

М - емкость СИ в тактах. На втором счетчике 2 устанавливается число, равное

X

ог

(2)

0

где X 02 - начальная установка счетчика 2.

При появлении СИ первьй и второй счетчики 1 и 2 начинают подсчет так-- товых импульсов, работая в режиме сложения. Число, записанное на М-раз- рядном двоичном счетчике 1, связано с состоянием разрядов счетчика соотношением

М-(

о 1N-2

Х а/2. +... +а 2 +а„ 2

(3)

где X - число, записанное в счетчике;

aj - состояние i-го разряда счетчика

а;е (О.,):;

i е (1,...,N).

При положении НС, передний фронт которого запаздьшает относительно

3140

на величину положительносередины СИ го рассогласования, между началом СИ и передним фронтом НС будет располо- жено число тактовых импульсов, равное

п() + ч. 1, (4)

где § - величина положительного

рассогласования;

n(S ) - число тактов, расположенных между началом СИ и передним фронтом НС при положитель- .м ном рассогласовании.

В этом случае на счетчике 1 будет записано число

Х,(&)

01

n(J)

г..

где Х,() - число, записанное на первом счетчике при положительном рассогласовании, которое согласно (З), соответствует состоянию, при котором на младших N-1 разрядах первого счет- чика будет записана величина положи- тельного рассогласования, а старший N-й разряд будет находиться во включенном состоянии, т.е.

X,,N. ()

(6)

X

, к-1

число, записанное на N-1 разрядах первого счетчика при положительном рассогласовании

N

(7)

В этом случае, блок элементов 7-1,...,7-(N-l) подключит к первой группе (N-1) входов сумматора 3 вы- ходы мпадших (N-1) разрядов первого счетчика 1, на котбрых в момент появления НС будет зафиксирована вели-, чина положительного рассогласования (б).

На N-OM входе первой группы входов сумматора 3 появится нулевое значение (7), определяемое состоянием инверсного выхода N-ro разряда первого счетчика 1, которое будет соответствовать знаку положительного рассогласования.

При положении НС, передний фронт которого упреждает середину СИ на величину отрицательного рассогласования, между началом СИ и передним фронтом НС будет расположено число тактов, равное

п(р J-J

(8)

где

- величина отрицательного рассогласования .

В этом случае на первом счетчике будет записано число

Х,(У) Х„ ч- п(у) -у-1, (9)

где X(Y) - число, записанное на первом счетчике при отрицательном рассогласовании, которое согласно (3), соответствует состоянию при котором старший N-й разряд счетчика I будет находиться в выключенном состоянии

О,

20 25 а на втором счетчике но число

(10) 2 будет записа

Kl-t

Xa(j) (j) 2 -J , (11)

где Х(У) число, записанное на втором счетчике при отрицательном рассогласовании, которое согласно (З), соответствует состоянию, при котором число (П) будет записано на N-1 разрядах второго счетчика 2

2,к-1

(J)

5

0 5

0

5

где X(|f) - число, записанное на N-1 разрядах второго счетчика при отрицательном рассогласовании.

В этом случае, блок элементов

7-17-(N-l) подключит к первой

группе (N-I) входов сумматора 3 выходы N-1 разрядов второго счетчика 2, на которых в момент появления НС будет зафиксирована величина (12). На N-OM входе первой группы входов сумматора 3 появится единичное значение (Ю), определяемое состоянием инверсного выхода N-ro разряда первого счетчика 1 и соответствующее знаку отрицательного рассогласования.

Число (12), записанное на втором счетчике 2 при отрицательйом рассог- -ласовании, является дополнением к , . числу (6), записанному на первом счетчике 1 при положительном рассогласовании.

Действительно, при равенстве величин положительного и отрицательного рассогласования

У , из)

Числа (l2) и (6) обладают свойством

X.,N-, ()Ч«-. (J),. (14)

Как следует из (З) для младших разрядов двоичного счетчика суще- ctByroT следующие соотношения;

X

., а,. + ...+ а„., , (15)

гйе X fj, - число, записанное на N-I разрядах счетчика;

Х1

НN-1

а,2% + ...+ а,2 % (16) t5

Хц, - обратное число, записанное

Н.1 N-1 разрядах счетчика;

а - обратное значение i-ro разряда

г:етчика;

xl-.Aon х.,,,; (17)

гле , - дополнительное число, дополнение; из (15), (16), (17) следует, что младших N-I разрядов счет- чцка, сумма числа (15) и дополнения (17) равна,

- (18)

X и, + ,

Доп

2

Из соотношений (14) и (18) следу- ет, что число (12), является дополнением к числу (б). При наличии s СИ и tпyльca сигнала и нескольких импульсе в помехи, числа, снимаемые с перво- rci счетчика 1 при положительных рас- сстласованиях, суммируются на суммато pei 3 с числами, снимаемыми с второго с етчика 2 при отрицательных рассог- лг;сованиях, в моменты прихода входных Ш1, Сумматор 3 производит суммирова- Hiie чисел в дополнительном ходе с учетом знака чисел. Одновременно вход импульсный сигнал задерживается блоком 6 задержки на время работы сумматора 3. Воздействуя на вход раз- рйщения записи (V) запоминающего устрфйства 8, сигнал с выхода блока 6 зйдержки производит накопление величин рассогласований, осуществляя ввод результата суммирования в запоминающие устройство 8. При этом, величина выдаваемая запоминающим устро йством 8 после окончания СИ будет численно равна расстоянию от середины СИ до пе- рфднего фронта НС и сумме рассогласований всех сигналов помехи, совпавших со стробом. При импульсной помехе.

o

5

0

5

0

5

0 д

0

5

равномерно распределенной по времени, сумма рассогласований сигналов помехи, стремится к нулевому значению, так как суммирование производится с учетом знака отклонения.

При этом на шине 11 появляется величина рассогласования НС, выраженная в тактах, выдаваемая в дополнительном коде, выделенная из сигналов импульсной помехи. Формула изобретения

Цифровой временной дискриминатор, содержащий первый N-разрядный и вто- рой счетчики, поразрядный сумматор, отлича. ющийся тем, что, с целью повьш1ения помехоустойчивости, S него введены управляемый генератор импульсов, элемент НЕ, блок N-1 элементов 2И-ИЛИ, блок задержки, запоминающее устройство, а второй счетчик выполнен на N-1 разрядах, при этом вход управляемого генератора соединен с входом элемента НЕ и с первой входной шиной, выход - со счетным входом первого и второго счетчиков, входы начальной установки которых соедине- ны с выходом элемента НЕ, первые входы первых элементов И блока элементов 2И-ИЛИ соединены с прямым выходом N-ro разряда первого счетчика, вторые входы первых элементов И - с прямыми выходами соответствующих (N-1)X разрядов первого счетчика, первые входы вторых элементов И блока элементов 2И-ИЛИ - с инверсным выходом N-ro разряда первого счетчика и N-M входом первой группы входов поразрядного сумматора, вторые входы вторых элементов И - с прямыми выходами соответствующих (N-l)-x разрядов второго счетчика, а третьи входы всех элементов И подключены к второй вход ной шине и входу блока задержки, выходы элементов ИЛИ блока элементов 2И-ИПИ соединень с соответствующими (М-1)-ми входами первой группы входов поразрядного сумматора, выходы которого соединены соответственно с информационными входами запоминающего устройства, вход разрешения записи которого соединен с выходом блока задержки, а выходы запоминающего устройства соединены с второй группой входов поразрядного сумматора, и с выходной шиной.

X.

.

4

W

и

M

i

л

M

f/

0

Фиё.г