Цифровой синтезатор частот Советский патент 1988 года по МПК H03K23/00 H03K5/156 

Изобретение относится к импульсно технике и может быть использовано в устройствах формирования сетки частот.

Цель изобретения - повышение быстродействия за счет исключения влияния задержек в дешифраторе и в реверсивном счетчике импульсов, а также расширение функциональных возможностей за счет получения дополнительной импульсной последовательности, которая сдвинута по фазе относительно основной.

На чертеже приведена электрическа структурная схема устройства.

Цифровой синтезатор частот содержит генератор 1 опорной частоты, выход которого соединен с входом прог-- раммного блока 2 и через формирователь 3 импульсов с входом фазосдви- гакяцей цепочки 4, выходы которой соединены с соответствуюсцими входами первой группы входов блока 5 управления фазовым сдвигом и первыми входам соответственно первого 6, второго 7, третьего 8 и четвертого 9 элементов И,выходы которых соединены с соот- ветствукщими входами элемента ИЛИ 10 дешифратор 11, реверсивный счетчик 12 импульсов и регистр 13, соответствующие выходы которого соединены с вторыми входами первого 6, второго 7 третьего 8 и четвертого 9 элементов И и с соответствующими входами второй гругнты входов блока 5 управления фазовым сдвигом, управляющий вход - с выходом блока 5 управления фазовым сдвигом, информационные входы - с соответствующими выходами дешифратора 1I, входы которого соединены с соответствующими выходами реверсивного счетчика 12 импульсов, тактовый и управляющий входы которого соединены соответственно с первым и вторым выходами программного блока 2.

Блок 5 управления фазовым сдвигом содержит первый 14, второй 5, третий 16 и четвертый 17 элементы И, первые входы которых соединены с соответствующими входами первой группы входов блока 5 управления фазовым сдвигом, первый, второй, третий и четвертый входы второй группы входов которого соединены с вторыми входами соответственно второго 15, третьего 16, четвертого 17 и первого 14 элементов И, выходы которых соединены с соответствующими входами элемента ИЛ

5

0

0

5

0

5

0

5

18, выход которого соединен с выходом блока 5 управления фазовым сдвигом.

Первая 19 и вторая 20 выходные шины соединены соответственно с выходом элемента ИЛИ 10 и с выходом блока 5 управления фазовым сдвигом.

Программный блок 2 может быть выполнен в виде коммутируемых переключателями управляемого делителя (или умножителя) частоты с равномерной выходной импульсной последовательностью.

Цифровой синтезатор частот работает следующим образом.

Лля простоты рассмотрения работы устройства на чертеже изображена фа- зосдвигающая цепочка 4, имеющая четыре отвода, что соответствует сдвигу фаз между соседними отводами 90 (для общего случая число отводов цепочки может быть любым).

Из импульсной последовательности, поступающей с выхода генератора 1 через формирователь 3, цепочка 4 формирует четыре импульсные последовательности, сдвинутые относительно друг друга на 90 . В двух группах элементов Иб-9н 14- 17 производится коммутация этих последовательностей, и на элементах 10 и 18 Лормируются выходные импульсные последовательно с ти,

Направление коммутации определяет работу устройства на увеличение или уменьшение частоты и задается кодом знака с второго выхода блока 2.

Синхронизация переключена с одной импульсном последовательности цепочки 4 на другую в устройстве производится с помощью импульсов дополнительной импульсной последовательности, формируемой блоком 5, которые осуществляют запись в регистр 13 очередного состояния дешифратора I1 в моменты, исключающие возможность пропуска одного импульса или появления ложных импульсов на шине 19, так как коммутирующие (на шине 20) и коммутируемые на выходах цепочки 4 импульсные последовательности не могут совпасть во времени.

Скорость коммутации определяется конкретными требованиями отклонения выходных частот от частоты генератора 1 и задается блоком 2 с помощью управляю1чей импульсной последователь- ногти, поступающей на тактовый вход

произвольные моменты

счетчика 12 в времени.

Рассмотрим подробно работу синтезатора на увеличение выходной частоты.

Счетчик 12 работает в этом случае на вычитание, и увеличение выходных частот происходит за счет уменьшения периода следования импульсов выходных последовательностей в моменты коммутации. Управляющие импульсы с регистра 13 на входы группы элементов И поступают таким образом, что переключение импульсных последовательностей происходит в группе элементов И 6 - 9 в очередности с первого, с четвертого, с третьего и с второго выходов цепочки 4, а в группе элементов И 14 - 17 в очередности, с второго, с первого, с четвертого и с третьего выходов цепочки 4, При этом на шинах 19 и 20 формируются импульсные последовательности, сдвинутые относительно друг друга на 90 то той

подтверждают информацию в регистре 13.

При поступлении следующих импульсов с выхода блока 5 аналогично про- изводятся дальнейшие переключения импульсных последовательностей цепочки 4. Таким образом, импульсные по - следовательности на шинах 19 и 20

10 оказываются сдвинутыми на 90 друг относительно друга, и так как в моменты переключения импульсных последовательностей цепочки 4 происходит уменьшение периода -следования им15 пульсов на шинах 19 и 20, выходная частота увеличится.

Работа устройства на уменьшение выходной частоты прюисхоцит аналогично работе на увеличение, с той лишь

2Q разницей, что коммутация импульсных последовательностей цепочки 4 в двух группах элементов И осуществляется в последовательности с первого, с втоf fn/.

Вых о где fg - частота импульсов генерато. ра 1;

fp - частота переключений отводов цепочки А.

рого, с третьего и с четвертого выхо- и с час- 25 дов цепочки 4 в группе элементов И

6 - 9 и с второго, с третьего, с четвертого и с первого выходов цепочки 4 в группе элементов И 14 - 17, что приводит к уменьшению выходной часто- 30 ть1 устройства.

Формула изобретения

Рассмотрим типовой случай коммутации импульсных последовательностей с выходов цепочки 4. Импульс последовательности Fq и сигнал о знаке приращения поступают соответственно на тактовый и управляющий входы счетчика 12, после чего состояние счетчика 12 уменьшается на единицу. Изменившееся состояние счетчика 12 расшифровывается в дешифраторе I1 и очередным импульсом с выхода блока 5 переписывается в регистр 13. Сигнал с одного из выходов регистра 13 подается на соответствующие входы элементов двух групп элементов И 6 - 9 и 14 - 17 таким образом, что, если на шине 19 была импульсная последовательность с первого выхода цепочки 4, а на шине 20 - с второго выхода цепочки 4, то произойдет переключение на последовательность с четвертого вькода цепочки 4 на шине 19 и на последовательность с первого выхода цепочки 4 па шине 20. Выходные импульсы блока 5, если состояние счетчика 12 и дешифратора II не изменялось.

подтверждают информацию в регистре 13.

При поступлении следующих импульсов с выхода блока 5 аналогично про- изводятся дальнейшие переключения импульсных последовательностей цепочки 4. Таким образом, импульсные по - следовательности на шинах 19 и 20

оказываются сдвинутыми на 90 друг относительно друга, и так как в моменты переключения импульсных последовательностей цепочки 4 происходит уменьшение периода -следования импульсов на шинах 19 и 20, выходная частота увеличится.

Работа устройства на уменьшение выходной частоты прюисхоцит аналогично работе на увеличение, с той лишь

разницей, что коммутация импульсных последовательностей цепочки 4 в двух группах элементов И осуществляется в последовательности с первого, с вто5

0

5

0

5

Формула изобретения

1. Цифровой синтезатор частот, содержащий генератор опорной частоты, выход которого соединен с входом программного блока и через формирователь импульсов с входом фазосдвигающей цепочки, первый, второй, третий и четвертый выходы которой соединены с соответствующими входами первой группы входов блока управления фазовым сдвигом и первыми входами соответственно первого, второго, третьего и четвертого элементов И, вторые входы которых соединены с соответствую1цими входами второй группы входов блока управления фазовым сдвигом, выходы - с соответствующими входами элемента ИЛИ, выход которого соединен с первой выходной шиной, дешифратор, входы которого соединены с соответствующими выходами реверсивного счетчика импульсов, отличающийся тем, что, с целью повышения быстродействия, в него введены вторая выходная шина и регистр, выходы которого соединены с соответствующими входами второй группы входов блока

514067826

управления фазовым сдвигом, управляю-вый, второй, третий и четвертый элещий вход - с выходом блока управленияменты И, первые входы которьгх соедифаэовым сдвигом и с второй выходноййены с соответствующими входами першиной, информационные входы - с соот-вой группы входов блока управления

ветствугадими выходами дешифратора,фазовым сдвигом, первый, второй, трепри этом тактовый и управляющий вхо-тий и четвертый входы второй группы

ды реверсивного счетчика импульсоввходов которого соединены с вторыми

соединены соответственно с первым ивходами соответственно второго, тревторьм выходами программного блока. ютьего, четвертого и первого элемен2, Синтезатор по п. 1, о т л и -тов И, выходы которьгх через элементы чающийся тем, что блок управ-ИЛИ соединены с выходом блока управления фазовым сдвигом содержит пер-ления фазовым сдвигом.

Изобретение относится к импульсной технике и может быть использовано в устройствах формирования сетки частот. Цель изобретения - повышение быстродействия - достигается за счет исключения влияния задержек в дешифраторе и в реверсивном счетчике импульсов. Другая цель - расширение функциональных возможностей - достигается за счет получения дополнительной импульсной последовательности, которая сдвинута по фазе относительно основной. На чертеже показаны генератор 1 опорной частоты, программный блок 2, формирователь 3 импульсов, фазосдвигающая цепочка 4, блок 5 управления фазовым сдвигом, элементы И 6-9, элемент ИЛИ 10, дешифратор 11, реверсивный счетчик 12 импульсов, регистр 13. Блок 5 управления фазовым сдвигом содержит злементы И 14-17 и элемент ИЛИ 18. Входные шины 19 и 20 соединены соответственно с выходом элемента ИЛИ 10 и с выходом блока 5. Блок 2 может быть выполнен в виде коммутируемого переключателя управляемого делителя или умножителя частоты с равномерной выходной импульсной последовательностью. 1 з.п. ф-лы, ип. (Л О) 0 hd