Устройство защиты от импульсных помех Советский патент 1988 года по МПК H04B1/10 

(21)4089345/24-09

(22)14.07.86

(46) 07.07.88. Бкш. № 25

(72) В.К. 1 Кульчицкий, м.Р. Галиев,

Е.В. Колесников и К.П. Мещанкин

(53)621.396.062(088.8)

(56)Авторское свидетельство СССР № 418984, кл. Н 04 В 1/10, 1972.

Авторское свидетельство СССР № 536601, кл. Н 04 В 1/10, 1975.

(54)УСТРОЙСТВО ЗАЩИТЫ ОТ ИМПУЛЬСНЬЕХ ПОМЕХ

(57)Изобретение относится к радиотехнике и позволяет повысить помехоустойчивость в условиях одновременного воздействия узкополосных и импульсных помех (ИмП). Устр-во содержит элементы задержки 1, 20, 27, 29, 30, 32, 33, 36, 38, 51, элемент 2 с переменным коэф. передачи, усилитель 3 с автоматической регулировкой усиления, детектор 4 мгновенных значений, АЦП 5, ключевые блоки 6, 10, 34, 45, 46, блок 7 элементов ИЛИ, делитель 8 на постоянное число, блоки 9, 37, 52 регистров сдвига, сумматор 11, умножитель 12 на постоянное число, блоки 13, 44, 53 оперативной памяти,блок 14 сравнения, регистр сдвига 15, 22,

S

(Л

4;

о

СХ)

ел

00 оо

40, дешифратор 16, триггеры 17, 23, 43, элементы И 18, 19, 25, 26, 31, 35, 42, элементы ИЛИ 21, 28, 39, 48, инверторы 24, 41, ЦАП 47, генератор 49 тактовых импульсов, делитель 50 частоты и реле времени 54. Входной сигнал преобразуется с помощью АЦП 5 в последовательность отсчетов. Первые N отсчетов (,N) принимаемой смеси сигнала и помех используются для вычисления исходного среднего значения MO . По N отсчетам U,- (i N), относящимся только к гладкой составляющей принимаемо смеси сигнала и помех.

1

Изобретение относится к радиотехнике и может быть использовано в составе радиоприемных устройств различного назначения.

Цель изобретения - повыщение помехоустойчивости в условиях одновременного воздействия узкополосных и импульсных помех.

На чертеже представлена структур- ная электрическая схема устройства защиты от импульсных помех.

Устройство содержит первый элемен 1 задержки, элемент 2 с переменным коэффициентом передачи, усилитель 3 b автоматической регулировкой усиления, детектор 4 мгновенных значений, Аналого-цифровой преобразователь 5, Первый ключевой блок 6, блок 7 элементов ИЛИ, делитель 8 на постоянное число, первый блок 9 регистров сдвига, третий ключевой блок 10, сумматор 11, умножитель 12 на постоянное число, первый блок 13 оперативной памяти, блок 14 сравнения, третий регистр 15 сдвига, дешифратор 16, вт рой триггер 17, пятый элемент И 18, четвертый элемент И 19, десятый элемент 20 задержки, второй элемент ИЛИ 21, первый регистр 22 сдвига, первый Триггер 23, первый инвертор 24, третий элемент И 25, первый элемент И 26, третий элемент 27 задержки, первый элемент ИЛИ 28, четвертьй элемент 29 задержки, пятый элемент 30 Задержки, второй элемент И 31, шесопределяется текущее среднее значение М. Отсчеты U| , относящиеся к ИмП в вычислении значения М не участвуют. Относительно значения М осуществляется первичная классификация отсчетов и, . Если при первичной классификации обрабатьгеаемого отсчета U выясняется, что отсчет не относится к гладкой составляющей, осуществляется вторичная классификация обрабатываемого отсчета, в результате которой определяется, относится ли отсчет U к ИмП или к мощной сосредоточенной по- . мехе. 1 ил.

той элемент 32 задержки, седьмой элемент 33 задержки, второй ключевой блок 34, шестой элемент И 35, восьмой элемент 36 задержки, второй блок

37регистров сдвига, девятый элемент

38задержки, третий элемент ИЛИ 39, второй регистр 40 сдвига, второй инвертор 41, седьмой элемент-И 42, третий триггер 43, второй блок 44 оперативной памяти, четвертый ключевой блок 45, пятый ключевой блок 46, цифроаналоговый преобразователь 47, четвертый элемент ИЛИ 48, генератор 49 тактовых импульсов, делитель 50 частоты, второй элемент 51 задержки, третий блок 52 регистров сдвига, третий блок 53 оперативной памяти,

реле 54 времени.

1

Устройство работает следующим образом.

Сигнал, снимаемый с выхода общего тракта приемника (не показан), одновременно поступает на первый элемент 1 и усилитель 3, который предназначен для усиления сигнала до уровня, необходимого для нормальной работы детектора 4. С выхода усилителя 3 сигнал поступает на вход детектора 4 Постоянная времени детектора 4 определяется исходя из условия выделения огибающей принимаемой смеси сигнала и помех с сохранением параметра длительности и амплитуды импульсной помехи

V,

где Л f(,T полоса пропускания общего

тракта приемника. Продетектированная смесь сигнала и помех поступает на вход аналого- цифрового преобразователя 5, где происходит преобразование аналогового сигнала в последовательность отсчетов

:иЛ, i 1, I, следующих с интерва- ом At 1..„« Т, где 1 - любое .., лое положительное число; минимально возможная длительность импуль1:

са помехи; Т

t

FAAMM - МИНИ15

F мин

мальная частота спектра полезного сигнала. Каждый отсчет U,- на выходе аналого-цифрового преобразователя

Первые N отсчетов Uj , i 1 , N испол зуются для вычисления исходного сре него значения MO . Далее также по N отсчетам U , i N, относящимся тол ко к гладкой составляющей принимаем смеси сигнала и помех, определяется текущее среднее значение М. Отсчеты и, относящиеся к импульсам помехи,в вычислении текущего среднего значен М не участвуют. На время обработки первых N отсчетов U(i 1, N) втор ключевой блок 34 закрыт сигналом с

представлен в цифровой форме в R-раз- второго выхода первого триггера 23.

рядном двоичном параллельном коде. - Разрядность кода R выбирается из условия

2 Л

и

маис

ди

Тогда R , log.(b22Ji B) log (СП) , i и

де

и..„.« ..,.. - максимально возмож--зп

ЛЮКС ЛЛ М НJU

ная величина огибающей принимаемой смеси сигнала и помех;

D - динамический диапазон изменения уров ня сигнала; значение огибающей

-35

и

АМЛН

сигнала, -соответствующее входному сиг40

Д5

П

налу на уровне пороговой чувствительности;пикфактор сигнала; шаг квантования.

ли Uд,,„

С выхода аналого-цифрового преобразователя 5 отсчеты огибающей принимаемой смеси сигнала помех U,- в виде R- разрядного двоичного параллельного кода одновременно поступают на входы первого ключевого блока 6, второго элемента ИЛИ 21 и второго ключевого блока 34. Первый ключевой блок 6 открыт сигналом с выхода первого триггера 23 только на время приема первых отсчетов и (i 1,N) принимаемой смеси сигнала и помех.

Величина N определяется из условия возможности вычисления по отсчетам

.-.

о

1408533

среднего значения сигнала и гладких

NAt

N

10 tK

MИH

MWH

Первые N отсчетов Uj , i 1 , N используются для вычисления исходного среднего значения MO . Далее также по N отсчетам U , i N, относящимся только к гладкой составляющей принимаемой смеси сигнала и помех, определяется текущее среднее значение М. Отсчеты и, относящиеся к импульсам помехи,в вычислении текущего среднего значения М не участвуют. На время обработки первых N отсчетов U(i 1, N) второй ключевой блок 34 закрыт сигналом с

второго выхода первого триггера 23.

Установка первого триггера 23 в исходное положение осуществляется импульсом, сформированным с помощью первого инвертора 24 и третьего элемента И 25 из последовательности тактовых импульсов, сформированной на выходе второго элемента 51 на I S . Величина задержки последовательности импульсов равна данном случае и в дальнейшем величина задержки tjai , отсчитывается относительно импульсной последовательности на выходе делителя 50. ,

35

Счетчик первых N импульсов отсчетов U() построен на основе первого регистра 22 разрядности N.

г

40

55

На N-M такте первый записанный в первьш регистр 22 импульс наличия отсчета и (i 1), сформированный на выходе второго элемента ИЛИ 21 и поступающий на вход первого регистра 22, .изменяет состояние первого триггера Д5 23. При этом первый ключевой блок 6 закрьгоается, а второй ключевой блок 34 открывается. Все последующие отсчеты (i N) с выхода аналого-цифрового преобразователя 5 поступают для дальнейшей обработки отсчетов,а также в цифроаналоговый преобразователь 47 через второй ключевой блок 34. Первые N отсчетов Ц- (i 1, N) с выхода аналогр-цифрового преобразователя 5 через первый ключевой блок 6 и первый блок 7 поступает в делитель 8, осуществляюш 1й деление каждого поступившего отсчета U (i 1) на постоянную величину N.

50

514

Результат каждого отсчета с Выхода делителя 8 в R-разрядном двоичном параллельном коде поступает на Вход первого блока 9 разрядности (N+1), т.е., когда все разряды пер- ого блока 9, кроме первого, заполнены, то во второй разряд записан N-й отсчет, в (N+1)-и разряд - первый отсчет. Импульсы первых N сдвигающих тактов формируются из последовательности импульсов, снимаемой с выхода второго элемента 51 и прошедшей первый элемент И 26, третий элемент 27 яа З&Т: (гаАв f) и первый элемент

ШИ 28. После записи дервых N отсчетов и (i 1 р N) в первый блок 9,значения этих отсчетов одновременно за- :1ись1ваются в R-разрядном двоичном па : аллеЛьном коде в сумматор 1Т при поступлении на управляющий вход треть- iro ключевого блока 10 разрешающего импульса, сформированного из последовательности импульсов, снимаемой выхода второго элемента 51 и проведшей пятый элемент 30 на 5 д Е ( f 6) и второй элемент И 31. В сум- йаторе 11 вычисляется сумма N преоб- разованных в делителе 8 отсчетов fv(i 1, N),

i

Результат суммирования в R-раз-

{ ядном двоичном параллельном коде с пыхода сумматора 11 под действием 1 мпульса считьшания, поступившего с пыхода шестого элемента 32 на Л (ад УЛ) считывается в умножитель 12, Ifдe осуществляется умножение получен Йой суммы на. величину пикфактора П Принимаемой смеси сигнала и гладких Помех. Для сигналов с амплитудой манипуляции 2, для сигналов с угло- аыми видами модуляции П У для сигналов с амплитудной и однополос- Ной мО|П;уляцией П 3,3,.

Такую же величину пикфактора можно принять и для шума. Поскольку предлагаемое устройство вьжлючается в широкополосную часть общего тракта Приема и принимаемая смесь сигнала И помех в общем случае содержит сигналы многих излучений с разными видами модуляции, то коэффициент умножения умножителя 12 выбран равным П 3,3. Результат умножения считывается импульсом с выхода седьмого элемента 33 на л1: ( 8л ) в первый блок 13.

6

Таким образом, в первом блоке 13 после обработки первых отсчетов записана величина

5

0

5

0

ПМ

о

tt

где

i S 1,N).

Величина MO является исходным значением, а М - текущим значением порога, по отношению к которому осуществляется первичная классификация обрабатываемого отсчета Щ, Если , то отсчет классифицируется как относящийся к гладкой составляющей принимаемой смеси сигнала и помех. Если и, MjjU M, то отсчет может относиться к импульсной помехе или мощной сосредоточенной помехе от радиостанции, которая или включилась для передачи, или излучает сигнал с амплитудной и,пи однополосной модуляцией. В этом случае необходима вторичная классификатдия обрабатьшаемого отсчета U,- .

1 t

Вторичная классификация отсчета осуществляется с помощью третьего регистра 15 разрядности (К+1) и дешифратора 16, Существо вторичной классификации состоит в том, что если выброс отсчета относится к сосредоточенной помехе, то число таких последовательных отсчетов L будет больше числа аналогичных отсчетов К, но принадлежащих импульсной помехе (ИП) максимальной длительности, где

ij

К

Поэтому, если Р -СК, то отсчет относится к ИП, а если - то к сосредоточенной помехе, где Р - число подряд следующих отсчетов с выхода аналого- цифрового преобразователя 5, для которых и,- MpUM. (М+1)-й отсчет

U{(i N+ 1) через второй ключевой блок 34, открытый сигналом с второго выхода первого триггера 23, поступает на блок 14, на третий элемент ИЛИ 39 и на второй блок 37, Одновременно с этим тактовый импульс импульсной последовательности с выхода делителя 50 }aAs 0) одновременно считьтает в блок 14 и в третий блок 52 значение Мд с первого блока 13.Если Uv . Мо (Г N+l}j то блок 14 формирует сигнал логического О, который считывается тактовым импульсом, поступающим с выхода второго элемента 51 на. 4 ггзод7 а 1) в третий регистр 15.

Если иа (К+1)-м выходе третьего регистра 15 будет сигнал логического О, а на остальных вькодах, не считая первого, любые значения (О или 1), то на выходе дешифратора 16 формируется сигнал логического О.

Если на (К+1)-м выходе третьего регистра 15 будет сигнал логической, 1, а на остальных выходах, не счи- тая первого, хотя бы один О, то дешифратор 16 формирует на выходе сигнал логической 1.

Если на всех выходах третьего регистра 15 будут сигналы логичес1 о 1, то дешифратор 16 формирует на выходе сигнал логического О, так как в этом случае обрабатываемый от - счет относится к мощной сосредоточенной помехе. При этом далее сигнал логического О формируется на выход дешифратора 16 вне зависимости от состояния выходов третьего регистра 15 (О или 1) до тех пор, пока на его (К+1)-м выходе не появится сигнал логического О. После этого дешифратор 16 опять начинает формировать выходные сигналы по описанному правилу.

Сигнал.логического О или 1 с выхода дешифратора 16 поступает на вход второго триггера 17.

До тех nqp, пока К отсчетов Uj(i (N+1), (N+K)) не заполнят второй блок 37 и К отсчетов среднего значения М не заполнят третий блок 52, на выходе дешифратора 16 формиру ется,. логического О (где j 67, S К). При этом пятый ключевой блок 46 закрыт на цифроанало- говый преобразователь не поступают остчеты и,соответственно, на элемент 2 не поступает управляющее воздействие. После прихода К-го отсчета и,- (i N+K) полностью заполняются второй блок 37, третий блок 52 и четвертый регистр 40, имеющие разрядность К, а также третий регистр 15, имеющий разрядность К+1; Сигнал с вьпсода второго регистра 40, считанны импульсом с выхода второго элемента 51 на д гг ( ) , изменяет состояние третьего триггера 43, открывая шестой элемент И 35.

Считывание (N+1)-ro отсчета К-го разряда из второго блока 37 во второй блок 44 и первого среднего значения М из третьего блока 52 в третий блок

j 0 5

0

5

0

5

0

53 осуществляется импульсом с выхода восьмого элемента 36 на Т (заАз Зд с). Одновременно этот импульс осуществляет считывание информации с К разрядов третьего регистра 15 (с 2-го по (К+1)-и разряд) в дешифратор 16, формирующий на выходе сигнал логического О или 1.

Если на выходе дешифратора 16, йхо- дящего в состав реле 54, сформирован сигнал логического О, то считанный из второго блока 37 отсчет относится к гладкой составляющей смеси сигнала и помех.

При этом напряжение с первого выхода, второго триггера 17 открывает пятый элемент И 18,тогда тактовый импульс с выхода девятого элемента 38 на д2 ( ) проходит пятый элемент И 18, поступая одновременно на входы считывания второго блока 44 и третьего блока 53 через четвертый элемент ИЛИ 48 и на (К+1)-и вход четвертого ключевого блока 45.

Тогда значение отсчета U, записанное во втором блоке 44, поступает на первый разряд первого блока 9 через четвертьш ключевой блок 45, блок 7 и делитель 8. После этого на тактовый вход первого блока 9 через десятый элемент 20 на л (. ) шестой элемент И 35 и первый элемент ИЛИ 28 поступает тактовый импульс, сдвигая записанные отсчеты на один разряд и освобождая первый разряд первого блока 9 для записи следующего отсчета. Далее устройство работает аналогично изложенному.

Импульс с выхода четвертого элемента ИЛИ 48 считывает из третьего

блока 53 значение среднего M|(J е 0,8) в цифроаналоговый преобразователь 47, используемое для формирования управляющего воздействия. Так как значение отсчета с выхода второго блока 44 в цифроаналоговьш преобразователь не поступило, то тактовым импульсом с выхода пятого элемента 30 значение среднего в цифроаналоговом преобразователе 47 стирается, подготавливая устройство для использования следующего отсчета среднего значения.

Если на выходе дешифратора 16 сформирован сигнал логической 1, то считываемый из второго блока 37 отсчет относится к импульсу помехи.При этом второй триггер 17 изменяет свое Состояние, закрывая пятый элемент

И 18, исключая тем самым возможность записи этого отсчета в первый блок 9, и открывая четвертый элемент И 19, через который импульс с выхода девя- того элемента 38 на д2Г ( S ja,) одновременно проходит на (К+1)-й вход пятого ключевого блока 46 и через четвертьй элемент ИЛИ 48 на третий блок 53 и на второй блок 44, npoпуская отсчеты, считанные из второго блока 44 и третьего блока 53, в цифро аналоговый преобразователь 47, где формируется управляющее напряжение, изменяющее коэффициент ослабления элемента 2 в число раз, определяемое величиной отношения

С для и,- j е я S S I,

Mj, 1б (N+1), I;

где М - текущее среднее значение

принимаемой смеси сигнала и гладкой помехи;

«.

М Z МП, т.е. М -j-i ;

I N + К.

Отличие текущего М и первичного М средних значений состоит в том, что при определении значения MQ могут : быть использованы отсчеты, относящиеся к импульсам помехи, а М включает только те отсчеты из множества отсчетов {и-,-j , (i 1), которые относятся к значениям смеси сигнала и гладкой составляющей помехи.

Для осуществления арифметических операций деления в делителе 8, суммирования в сумматоре 11 и умножения в умножителе 12 используются тактовые импульсы, формируемые генератором 49 Эта импульсная последовательность делится в делителе 50 на величину,обеспечивающую выполнение условия:

1

ти

де F

TU

fit « ,

частота следования импульсов, формируемых генератором 49;

интервал квантования огибающей принимаемого сигнала

(FKS

7t

- величина щага задержки импульсной последовательности, - FTU

т.е.

кь

Q

5

При этом зг- t, где мак- симальное время выполнения арифметической операции в делителе 8, сумматоре 11 и умножителе 12.

Схема установки исходного состояния третьего триггера 43 аналогична схеме установки исходного состояния первого триггера 23 и содержит второй инвертор 41 и седьмой элемент И 42. Этим же импульсом осуществляется установка исходного состояния третьего триггера 43.

Величина задержки принимаемой смеси сигналов и помех в первом элементе 1 составляет величину, равную

лз

K4t.

0

0

5

5

0

5

0

5

I

Формула изобретения

Устройство от импульсных помех, содержащее формирователь управляющего напряжения, реле времени, соединенные последовательно первый элемент задержки, вход которого является входом устройства защиты от импульсных помех, и элемент с переменным коэффициентом передачи, выход которого является выходом устройства защиты от импульсных помех, соединенные последовательно усилитель с автоматической регулировкой усиления, вход которого соединен с входом устройства защиты от импульсных помех, и детектор мгновенных значений, отличающееся тем, что, с целью повьпиения помехоустойчивости в условиях одновременного воздействия узко- полосных и импульсных помех, в него введены соединенные последовательно генератор тактовых импульсов, делитель частоты, второй элемент задержки, первый элемент И,третий элемент задержки и первый элемент ИЛИ, четвертый элемент задержки, вход которого соединен с выходом второго элемента задержки, соединенные последовательно пятый элемент задержки, вход которого соединен с выходом второго элемента задержки, второй элемент И, щестой элемент задержки и седьмой элемент задержки, соединенные последовательно второй элемент ИЛИ, первый регистр сдвига, тактовый вход которого соединен с выходом четвертого элемента задержки, и первьш три ггер, первый выход которого соединен с другим входом первого элемента И, а второй выход соединен с другим входом

второго элемента И, соединенные по- .следовательно первый инвертор, вход которого соединен с выходом первого регистра сдвига, и третий элемент И, два других входа которого соединены с вторым выходом первого триггера и выходом второго элемента задержки соответственнр, а выход соединен с входом начальной установки первого триггера, соединенные последовательно восьмой элемент задержки, вход которого соединен с вьгходом второго элемента задержки, девятый элемент задержки и четвертый элемент И, сое- диненные последовательно второй триг- ер, пятый элемент И, другой вход которого соединен с выходом девятого элемента задержки, десятый элемент задержки и шестой элемент И, выход которого соединен с другим входом первого элемента ИЛИ, соединенные последовательно третий элемент ИЛИ,второй регистр сдвига, третий триггер, выход которого соединен с другим входом шестого элемента И, и седьмой элемент И, выход которого соединен с входами начальной установки второго и третьего триггеров, второй инвертор, вход которого соединен с выходом второго регистра сдвига, а выход соедине с вторым входом седьмого элемента И, четвертый элемент ИЛИ, первый и второй выходы которого соединены соответственно с выходами четвертого и пятого элементов И, аналого-цифровой пре- образователь, вход и тактовый вход которого соединены соответственно с вы- ходом детектора мгновенных значений и выходом делителя частоты, первый ключевой блок, входы которого соединены с соответствующими выходами аналого- цифрового преобразователя, а управляющий вход соединен с первым выходом первого триггера, второй ключевой блок, каждый вход которого соединен с соответствующим входом второго элемента ИЛИ и соответствуюш 1м выходом аналого-цифрового преобразователя, а управляюш;ий вход соединен с вторым вьгходом первого триггера, блок элемен тов ИЛИ, каждый вход из первой группы входов которого соединен с соответствующим выходом первого ключевого блока, делитель на постоянное число, входы которого соединены с соответ- ствующими выходами блока элементов ИЛИ, вход считывания соединен с выхо- дом второго элемента задержки, а так

п . -у, 5 5505

0

товый вход соединен с вьгходом генератора тактовых импульсов, первый блок регистров сдвига, входы которого соединены с соответствующими выходами делителя на постоянное число, а тактовый вход соединен с вьгходом первого элемента ИЛИ, третий ключевой блок, каждый .вход которого соединен с соответствующим выходом первого блока регистров сдвига, а управляющий вход соединен с выходом второго Элемента И, сумматор, каждый вход которого соединен с соответствующим выходом третьего ключевого блока, вход считывания соединен с выходом шестого элемента задержки, а тактовый вход соединен с выходом генератора тактовых импульсов, умножитель на постоянное число, каждый вход которого соединен с соответствующим вьгходом сумматора, вход считывания соединен с выходом седьмого элемента задержки, а тактовый вход соединен с выходом генератора тактовых импульсов, первый блок оперативной памяти, входы которого соединены с соответствующими выходами умножителя на постоянное число и тактовый вход соединен, с выходом делителя частоты, блок сравнения, каждый из входов первой группы входов рого соединен с соответствующим выходом первого блока оперативной памяти, каждый из вхо дов второй группы входов соединен с соответствующим выходом второго ключевого блока и соответст- вуюш:им входом третьего элемента ИЛИ, а вход считывания соединен с выходом второго элемента задержки, тактовым входом второго регистра сдвига и третьим входом седьмого элемента И, четвертый ключевой блок, управляющий вход которого соединен с выходом пятого элемента И, а каждый выход соединен с соответствующим входом из второй группы входов блоков элементов ИЛИ, второй блок регистров сдвига,каждый вход которого соединен с соответствующим выходом второго ключевого блока, а тактовьЕЙ вход соединен с выг/ ходом восьмого элемента задержки,второй блок оперативной памяти, каждый вход которого соединен с соответствующим выходом второго блока регистров сдвига, тактовый вход соединен с выходом четвертого элемента ИЛИ, а каждьй выход соединен с соответствующим входом четрертого ключевого блока, третий блок регистров сдвига,каждый вход которого соединен с соответствующим выходом первого блока оперативной памяти, а тактовый вход соединен с выходом восьмого элемента задержки, третий блок памяти, каждый вход которого соединен с соответствующим выходом третьего блока регистров сдвига, вход соединен с выходом четвертого элемента ШШ, пятый ключевой блок, каждый вход которого соединен с соответствующим выходом второго блока оперативной памяти, а управляющий вход соединен с выходом четвертого элемента И, репе времени выпол- нено в виде третьего регистра сдвига, вход которого соединен с выходом сравнения , а тактовый вход соединен с выходом восьмого элемента задержки, и

дешифратора, каждый из входов которого соединен с соответствующим выходом третьего регистра сдвига, а выход сое- соединен с другий входом второго триггера, выход которого соединен с другим входом четвертого элемента И, формирователь управляющего напряжения вьтолнен в виде цифроаналогового преобразователя, выход которого соединен с управляющим входом элемента с изме ненным коэффициентом передачи, каждый вход соединен с соответствующим выходом пятого ключевого блока, каждый вход опорного напряжения соединен с соответствующим выходом третьего блока оперативной памяти, а вход начальной установки соединен с выходом пятого элемента задержки.