Устройство для умножения Советский патент 1988 года по МПК G06F7/52 

нен с входом 11, синхровходом стра 1 и сбросовым входом накапливающего сумматора 6. Тактовый 12 соединен с синхровходами регистра 2

1425658 реги- и накапливаюищх сумматоров 5, 6, Другой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 соединен с выхрдом старшего разряда регистра 3. 3 ил.

гой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 соединен с выхрдом старшего разряда регистра 3. 3 ил.

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения, в частности - цифровых интегрирующих машинах. Целью изобретения является расширение функциональных возможностей за счет выполнения операции умножения на коэффициент вида а/Ь (где а и b могут быть представлены в прямом или дополнительном кодах). Устройство содержит регистры 1, 2, входы которых являются входами 8, 9 числителя множителя и множимого соответственно, накапливающий сумматор 5 и схему сравнения 7, входы первого числа которой соединены с выходами регистра 2. Выходы регистра 1 соединены с 1входами накапливающего сумматора 5, выходы которого являются выходами 13 устройства. Вход Пуск 11 устройства соединен с синхровходом регистра 1 и сбросовым входом накапливающего сумматора 5. Выход схемы сравнения 7 соединен с входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, выход которого соединен с управляющими входами накапливающих, сумматоров 5, 6. Выходы накапливающего сумматора 6 соединены с входами второго числа схемы сравнения 7, информационные входы подключены к выходам регистра 3. Входы регистра 3 соединены с входами 10 знаменателя множителя, а синхровход соеди Q (Л к сд О) сд 00

ч Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения, в частности в цифровых интегрирующих машинах.

Цель изобретения - расширение функциональных возможностей за счет выполнения операции умножения на козфо

фициент вида --- (где а и b могут быть представлены в прямом или дополнительном кодах).

На фиг. 1 представлена функциональная схема устройства для умножения; на фиг. 2 и 3 представлены варианты выполнения накапливающего сумматора и схемы сравнения соответственно

Функциональная схема устройства для умножения содержит регистры 1-3; элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, накапли- вакяцие сумматоры 5 к 6 и схему 7 сравнения. Входы 8 числителя множителя, входы 9 множимого и входы 10 знаменателя множителя соединены с входами регистров 1-3 соответственно выходы регистра 1 соединены с входами сумматора 5, выходы регистра 2 - с входами- первого числа схемы 7 сравнения, выходы регистра 3-е входами сумматора 6. Вход 11 Пуск соединен с синхровходами регистров 1 и 3 и сбросовыми входами сумматоров 5 и 6. Тактовый вход 12 соединен с синхровходами регистра 2 и сумматоров 5 и 6 Выходы сумматора 5 соединены с выходами 13 устройства, а выходы сумматора 6 - с входами второго числа схемы 7 сравнения, выход которой соединен с первым входом элемента ИСКЛО- ЧАЮЩЕЕ ИЛИ 4, второй вход которого соединен с выходом старшего разряда регистра 3, а выход - с входами управления сложением или вычитанием сумматоров 5 и 6.

o

5

0

5

0

5

0

5

Накапливающие сумматоры 5 и 6 (фиг.2) содержат группу элементов ИСКЛЮЧАЮЩЕЕ ЮШ 14, комбинационный сумматор 15 и регистр 16. Разрядность сумматора 15 и регистра 16 равна N для накапливающего сумматора 5 и К для накапливающего сумматора 6, Разрядность входного.кода сумматоров равна, п для сумматора 5 и k для сумматора 6, где п - разрядность числителя множителя, а k - разрядность знаменателя множителя, N выбирается равным n+m+r где ш - разрядность множимого, а К m+r, где г 0,1,... дополнительное число разрядов сумматора 6. Входной п-разрядный код поступает на первые входы сумматора 15 через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 14, которые преобразуют его в обратный код, если на входе V присутствует единичный сигнал. На выходе сумматора 15 формируется либо сумма, либо разность кода .с регистра 16 и входного кода, которая тактовым сигналом на входе С записывается в регистр 16. Так N больше, чем п, |На старшие N-n разрядов сумматора 15 поступает старший знаковый разряд кода с выхода элементов ИСКЛОЧАЮЩЕЕ ИЛИ 14. При подаче на вход R импульсного сигнала регистр 16 зануляется.

Схема 7 сравнения (фиг.З) содержит группу элементов НЕ 17 и сумматор 18. Благодаря преобразованию кода В ,..., Bfr, в обратный и подаче сигнала логической единицы, например напряжения питания, на вход R переноса сумматора 18 последний выполняет операцию вычитания (А-В). Если старший га-й разряд разности (А-В) единичный, то А В, Разрядность сумматора 18 равна т, при этом если , то на вход второго числа схемы 7 сравнения подаются только . m старших разрядов с накапливающего сумматора 6.

Устройство работает следуюищм образом.

На входы 8-10 подаются коды числителя а множителя, множимого А и зна- менателя b множителя, а на вход 12 - тактовые импульсы с периодом . После включения устройства на вход 11 подается сигнал Пуск, которьш за- нуляет сумматоры 5 и 6, а в регист- ры 1 и 3 записывает коды а и b. Код А записывается в регистр 2 передним фронтом тактового импульса. Пусть код А множимого полойсительный, тогда на выходе схемы 7 сравнения имеется нулевой сигнал, так как . Если код b знаменателя множителя также положительный, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, устанавливается нулевой сигнал и к содержимому В сумматора 6 прибавляется код b до тех пор, пока код в накапливающем сумматоре 6 не сравняется с кодом А. Число суммирования кода b с содержимым сумматора 6 равно величине

о А

2 -,- , а в накапливающем сумма- b

торе 5 такое же число раз просумми- руется код а. Таким образом).к моменту сравнения кодов В и А в суммато- ре 5 имеется код, равный А

при этом код в сумматоре 5 имеет знак кода а. В дальнейшем, если код А не изменяется или изменяется пЛав- но, устройство переходит в следующий режим работы, при этом в накапливающем сумматоре 6 поддерживается код, близкий по величине к коду А, а в сумматоре 5 поддерживается код, равный 2 . А -,- . Коэффициент 2 может b

быть учтен при съеме информации с сумматора 5 отделением младших разрядов выходного кода в дробную часть результата. Если код b отрицатель- ный, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 устанавливается единичный сигнал, а код ре зультата имеет обратный знак по отношению к знаку кода а, так как код а суммируется в сумма торе 5 с обратным знаком.

При отрицательном коде А на выходе схемы 7 сравнения после включения устанавливается единичный сигнал так как выполняется АХ В. Если код b положительный, то сумматоры 5 и 6 вычитывают коды а и Ь соответственно при этом знак результата обратный

по отношению к знаку кода а, а если код b отрицательный, зн ак результата совпадает со знаком кода а.

Таким образом, устройство для умножения обеспечивает выполнение опе рации умножения на коэффициент вида

а

--- , где а и b могут быть представлены как прямыми, так и дополнительными кодами. Если b 1, то устройство обеспечивает выполнение операции умножения А на целое число а, если а 1, то устройство выполняет операцию деления А на целое число Ь, ПогрешностьU при умножений определяется

Д а. 2-.(1)

Максимальная скорость изменения множимого, при которой поддерживается устойчивый следящий режим, определяется

b . 2- /t. (2) Таким образом, увеличение числа г дополнительных разрядов сумматора 6 приводит к повьш1ению точности вычиг слений, но накладывает ограничения на скорость изменения множимого.

Время вычисления нового значения произведения равно Т при выполнении (2) , где 1. - период тактового сигнала. Формула изобретения

Устройство для умножения, содержащее первый и второй регистры, входы которых являются входами множимого и числителя множителя устройства соответственно, первый .накапливающий сумматор и схему сравнения, входы первого числа которой соединены с выходами первого регистра, а выходы второго регистра соединены с входами первого накапливающего сумматора, выходы которого являются выходами устройства, тактовый вход которого соединен с синхровходом первого регистра, а вход Пуск - с синхровходом второго регистра и сбросовым входом первого накапливающего сумматора, отличающееся тем, что, с целью расширения функциональных возможностей за счет выполнения операции умножения на коэффициент вида

а - в устройство введены третий реb

гистр, входы которого являются входами знаменателя множителя устройства, второй накапливающий сумматор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенный выходом с входами управления первого и второго накапливающих сумматоров, синхровходы которых соеди- :нены с тактовым входом устройства, |а выходы второго накапливающего сум- 1матора соединены с входами второго |числа схемы сравнения, выход Мень- jme который соединен с первым входом

Фиг 2

элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом старшего разряда третьего регистра и входом старшего разряда второго накапливающего сумматора, входы младших разрядов которого соединены с выходами младших разрядов третьего регистра, синхровход которого соединен со сбросовыми входами второго и первого накапливающих сумматоров.