Устройство для умножения Советский патент 1987 года по МПК G06F7/52 

1

Изобретение относится к вычислиельной технике и предназначено для спользования в цифровых вычислительых малинах различного назначения, в астности в цифровых интегрирующих ашинах. .

Цель изобретения - расширение функциональных возможностей устройства за счет выполнения операции умножения в дополнительных кодах;

На чертеже представлена функциональная схема устройства для умноже- ния. ..

Устройство содержит регистры 1 и 2 множителя и множимого соответственно, счетчик 3, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, схему 5 сравнения, накапливающий сумматор 6, первый 7 и второй 8 элементы И, элемент ИЛИ 9, входы 10 и 11 множителя и множимого, тактовый вход 12, вход 13 пуска, выход 14 результата. Схема

5сравнения содержит сумматор 15, группу элементов НЕ 16, два элемента ИЛИ-НЕ 17 и 18, вход 19 логической единицы. Накапливающий сумматор

6содержит сумматор 20 и регистр .21,

При подаче импульса на синхровход регистра 21 к его содержимому прибавляется входной код. Разрядность сумматора 20 и регистра 21 равна N n+m, где п - разрядность множимого, m - разрядность множителя. Старшие N-m входов первой группы входов сумматора 20 объединены С т-входом.

Устройство работает следующим об- разом,

На входы 10 подается двоичный код

13

множителя, на. входы 11 - двоичный код 40 ся), то равенство кодов в регистре 2 множимого, а на вход 12 - тактовые

и счетчике 3 нарушается, и на выходе блока 5 сравнения появляется сигнал (А «В). При этом код в счетчике 3 отслеживает код регистра 2, а в наимпульсы с периодом ч, ,

После включения устройства на вход 13 подается сигнал Пуск, которьш устанавливает счетчик 3 и накапливающий сумматор 6 в нулевые состояния, а в регистре 1 записывает код множителя. Код множимого записывается в регистр 2 по заднему фронту тактовых импульсов . Пусть код множимого положительный, тогда схема 5 сравнения выдает единичный сигнал на выходе А В элемента 18, которьй разрешает работу элемента И 7. Тактовые импульсы проходя через элемент И 7, поступают на вход сложения счетчика 3, который переключается по заднему фро ту счетного импульса. Одновременно импульсы с выхода элемента И 7 через

3090202

элемент ИЛИ 9 поступают на синхровходi накапливающего сумматора 6, обеспечивая прибавление к его содержимому кода множителя. После сравнения кодов

5 регистра 2 и счетчика 3 сигнал А В на выходе схемы 5 сравнения становится нулевым и дальнейшее прохождение тактовых импульсов на входы счет- чика 3 и накапливающего сумматора 6

О прекращается. При этом в накапливающем сумматоре 6 будет код, равный А С, где С - код множителя, А - код множимого.

Произведение имеет знак множителя,

5 так как множитель суммируется в накапливающем сумматоре без изменения знака. Пусть множимое отрицательное, представленное дополнительным кодом. Схема 3 сравнения выдает единичный

20 сигнал на выходе А- В и на счетчик поступают импульсы по вычитающему входу. Одновременно единичньй сигнал , поступая на элементы 4 и на вход переноса сумматора 6, произ водит преобразование кода множителя в обратный код и добавляет в младший разряд накапливающего сумматора 6 единицу. При поступлении каждого тактового сигнала на синхровход на30 капливающего сумматора 6 от его содержимого вычитается код множителя. При сравнении кода регистра 2 и счетчика 3 сигнал А - В устанавливается нулевым, при этом в суммато35 ре & находится код произведения. Знак произведения будет обратным по отношению к знаку множителя. Если в установившемся режиме код множимого начинает плавно увеличиваться (уменьшаться), то равенство кодов в регистре 2

и счетчике 3 нарушается, и на выходе блока 5 сравнения появляется сигнал (А «В). При этом код в счетчике 3 отслеживает код регистра 2, а в накапливающий сумматор 6 прибавляется (отнимается) код множителя. Код на выходе сумм:атора 6 отслеживает значение произведения А-С.

При умножении плавно изменяющегося множимого на постоянный множитель целесообразно вход 13 пуска соединить с синхровходом регистра 1 множителя, а тактовый вход 12 - с синхровходом регистра 2 множимого.

55

; Ф О р м ула изобретения

Устройство для умножения, содержащее регистры множимого и множителя, накапливающий сумматор, схему

сравнения, счетчик,первьгй элемент И 1

причем входы множимого и множителя

устройства являются информационными входами регистров множимого и множителя соответственно, выход регистра множимого соединен с входом первого числа схемы сравнения, выход Больше которьй соединен с первым входом первого элемента И, второй вход которого является тактовым входом устройства, выход накапливающего сумматора является выходом результата устройства, выход первого элемента И соединен с суммирующим входом счетчика, выход которого соединен с входом второго числа схемы сравнения, отличающееся тем, что, с целью расширения функциональных возможностей за счет вьшолнения операции умножения в дополнительных кодах, в него введены группа элемен- тов ИСКЛЮЧАЩЕЕ ИЛИ, второй элемент «И и элемент ИЛИ, причем выход МеньСоставитель Н.Маркелова Редактор Н.Тупица Техред В.Кадар Корректор М.Демчик

Заказ 1799/41 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.

5

0

ше схемы сравнения соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и второго элемента И и входом переноса накапливающего сумматора, информационный вход i-ro разряда которого (где ,...,га, т-разрядность множителя) соединен с выходом i-ro элемента ИСКЛЮЧАЩЕЕ ШШ группы, второй вход которого соединен с выходом i-ro разряда регистра множителя, синхровход накапливающего сумматора соединен с выходом элемента ШШ, первый вход которого соединен, с выходом первого элемента И второй вход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым входом элемента ШШ и вычитающим входом счетчика, информационный вход j-ro разряда накапливакнцего сумматора (где ,...,N; , п - разрядность множимого) соединен с выходом т-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы.

Изобретение относится к вычисли- тельной технике и предназначено для использования в цифровых вычислительных машинах различного назначения, в частности в цифровых интегрирующих машинах. Цель изобретения - расширение функциональных возможностей за счет выполнения операции умножения в дополнительных кодах - достигается за счет введения элемента И 8, элемен- . та ИЛИ 9, группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 в устройство, содержащее накапливающий сумматор 6, элемент И, реверсивный счетчик 3, схему 5 сравнения и регистры множимого 1 и множителя 2, а схема сравнения содержит сумматор 15, группу элементов НЕ 16, элементы ИЛИ-НЕ 17, 18. 1 ил. 00 о :о О о э