Регистр Советский патент 1988 года по МПК G11C19/00 G06F7/58 

Изобретение относится к вычисли- |гельной технике и предназначено для использования в интегральных логических микросхемах и цифровых ЭВМ, для построения контролепригодных -устройств ,

: Цель изобретения - расширение, об- |1асти применения регистра путём обес ечения возможности ген ерации псев- ослучайных комбинаций. : На чертеже представлена принципи- льная схема регистра, I Регистр содержит мультиплексор , лок 2 обратной связи, ячейки 3, сос Стоящие из элементов И 4, ИПИ-НЕ 5, |ИС1ШОЧАКЯЦЕЕ ИЛИ 6, триггеров 7, информационные входы 8 параллельного ода, входы 9 и 10 установки режима 1работы регистра, злемент И 11, инфор ЫациоНный вход 12:параллельного ко- а, выход 13 последовательного кода, |выходы I4 параллельного кода, J Регистр работает следующим обра- зом.

При подаче на входы 9 и 10 сигналов логического О иа входы тригге- |ров 7 всех ячеек 3 регистра, кроме |первого, через элементы ИЛИ-НЕ 5 и 1ИСЮТОЧАЮЩЕЕ ИЛИ 6 поступает информаг ция с выходов триггеров 7 предшествующих ячеек 3 регистра. На вход триггера 7 первой ячейки 3 регистра |через мультиплексор I и элементы 5 |и 6 подается информация с выхода бло 1кд 2 обратной связи. Таким образом, |регистр преобразуется в генератор :псевдослучайных последовательностей, При подаче на входы 9 и 10 сигналов логической 1 на входы триггеров 7 всех ячеек 3 регистра через элементы И 4 и ИСКЛЮЧАЮЩЕЕ ИЛИ 6 поступает информация только с информационных входов 8 регистра. Таким образом, регистр распадается на множество несвязанных друг с другом триггеров 7, которые, например, могут использоваться в произвольном цифровом устройстве для выполнения его системных функций. При подаче на

9 сигнала логической 1 , а на

вход

вход 1 о сигнала логического О информация с вьтходов всех ячеек 3 per гистра, кроме первого и .последнего, через элементы ИЛИ-НЕ 5 и с информа- ционньгх входов 8 регистра через элементы И 4 складываются по модулю два элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и поступают на входы триггеров 7 последую5

5 0

0 5

0

5

0

5

щих ячеек 3 регистра. Информация с информационного входа 8 первого разряда через элемент И 4 и информация с выхода блока 2 обратной связи через мультиплексор 1 и элемент ИЖ-НЕ 5 первого разряда регистра складывается по модулю два элементом ИСКЛЮ- ЧАНЯЦЕЕ ИЛИ 6 и подается на вход триггера 7 первой ячейки 3 регистра. Таким образом, регистр преобразует ся в параллельный сигнатурный анализатор.

При подаче на вход 9 сигнала логического О, а на вход 10 сигнала логической 1 на входы триггеров 7 всех ячеек 3 регистра, кроме первой, через элементы ИЛИ-НЕ 5 и ИСКЛЮЧАЮЩЕЕ ИЛИ 6 поступает информация с выходов предыдущих ячеек 3 регистра. На вход тригпера 7 пер1вой ячейки 3 регистра через мультиплексор 1 и элементы ИЛИ-НЕ 5 и ИСКЛЮЧАЮЩЕЕ ИЛИ 6 подается информация с входа 12 устройства. Таким образом, регистр преобразуется в линейный регистр сдвига, В этом режиме можно выводить информацию через выход 13, накопившуюся в регистре во время работы в режиме сигнатурного анализатора или в режиме работы в системе, а также производить установку триггеров 7, вводя информацию в регистр через вход 12,

Формула изобретения

Регистр, содержащий ячейки, каждая из которых состоит из элемента И, элемента ИЛИ-НЕ, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, триггера, входы которого соединень с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом элемента И, а второй вход - с выходом элемента ИЛИ-НЕ, причем первые входы элементов ИЛИ-НЕ каждой ячейки, кроме первой, соединены с выходами триггеров предьщущих ячеек, первые входы элементов И всех ячеек объединены и являются первым входом установки режима работы регистра, а вfopыe входы являются информационными входами параллельного кода регистра, выходы триггеров ячеек являются выходами регистра, мультиплексор, вход выборки канала, которого является вторым входом установки режима работы регистра, блок обратной связи, вход которого соединен с выходом триггера пос3 14257854

ледней ячейки региртра, а выход -применения регистра путем обеспечес первым информационным входом нуль-ния возможности генерации псевдослутиплексора, второй информационныйчайных комбинаций, он содержит элевход которого является информацион-мент И, первый вход которого соедиlibiM входом последовательного коданен с входом выборки канала мультирегистра, а выход соединен с первымплексора, второй вход - с первыми

входом элемента ИЛИ-НЕ первой ячей-входами элементов И всех ячеек, а

ки регистра, отличающийсявыход - с вторыми входами элементов

тем, что, с целью расширения областию ИЛИ-НЕ всех ячеек

Изобретение относится к вычислительной технике и предназначено для использования в интегральных логических микросхемах и цифровых ЭВМ для 8 9Ю f построения контролепригодных устройств. Цель изобретения - расширение области применения регистра за счет возможности генерации псевдослучайных комбинаций. Поставленная цель достигается тем, что регистр содержит элемент И М с соответствующими связями. Подаваемый на входы 9,10 элемента И 11 код управляет режимами работы регистра. При наличии логического нуля на входах 9,10 элемента И 11 на вход первой ячейки 3 регистра подается информация с выхода 13 последней ячейки 3 регистра. В результате регистр переходит в режим генерации псевдослучайных комбинаций, 1 ил. . (Л