НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА Советский патент 1994 года по МПК G11C11/40 

Изобретение относится к устройствам вычислительной техники и может быть использовано в электрически перепрограммируемых постоянных запоминающих устройствах, сохраняющих информацию при отключении источников питания.

Целью изобретения является повышение надежности работы матричного накопителя за счет устранения единичных отказов ячеек памяти при перепрограммировании и увеличение времени хранения информации.

На фиг.1 изображен предлагаемый накопитель, состоящий из четырех ячеек памяти; на фиг.2 - сечение А-А на фиг.1; на фиг.3 - сечение Б-Б на фиг.1; на фиг.4 и 5 - характеристики ячеек памяти.

Матричный накопитель содержит полупроводниковую подложку 1 (см. фиг.2 и 3) первого типа проводимости, на поверхности которой расположен первый диэлектрический слой 2. В приповерхностном слое полупроводниковой подложки под первым диэлектрическим слоем расположены первые диффузионные области 3 первого типа проводимости. На поверхности полупроводниковой подложки 1 в отверстиях первого диэлектрического слоя 2 размещены вторые диффузионные области 4 первого типа проводимости, третьи диффузионные области 5 второго типа проводимости, четвертые диффузионные области 6 первого типа проводимости с концентрацией примеси от 10¹⁴ до 5˙10¹⁵ см^-3, диффузионные области 7 и 8 второго типа проводимости. На части поверхностей полупроводниковой подложки 1, первого диэлектрического слоя 2 и четвертой диффузионной области 6 расположен второй диэлектрический слой (подзатворный диэлектрик) 9 меньшей толщины, чем первый диэлектрический слой 2. На части поверхности третьей диффузионной области 5 второго типа проводимости расположен третий диэлектрический слой (подзатворный диэлектрик) 10 толщиной 60-150 . На поверхностях второго 9 и третьего 10 диэлектрических слоев размещены плавающие затворы 11, выполненные из поликристаллического кремния.

Плавающие затворы двумя краями частично перекрывают стоковые и истоковые диффузионные области. На поверхностях первого диэлектрического слоя 2, плавающих затворов 11, части поверхности третьей диффузионной области 5 и поверхности второй диффузионной области 4 расположен четвертый диэлектрический слой 12, на котором размещены управляющие затворы 13 и адресные затворы 14, выполненные из поликристаллического кремния. Адресные затворы 14 двумя краями частично перекрывают диффузионные области 7 и 8. На поверхностях диффузионных областей, управляющих затворов, затворов ключей выборки расположен пятый диэлектрический слой 15.

В пятом диэлектрическом слое выполнены отверстия к областям 7 и 8. На поверхности пятого диэлектрического слоя и в отверстиях расположены адресные затворы 16 перпендикулярно управляющим затворам и затворам транзисторов выборки (см.фиг.1).

В местах пересечения управляющих затворов, затворов транзисторов выборки с адресными затворами образованы две транзисторные ячейки памяти в виде последовательно соединенных МДП-транзисторов с постоянным МДП-транзисторов с изменяющимся пороговым напряжением.

МДП-транзисторы с постоянным пороговым напряжением (транзисторы выборки) включают диэлектрический слой 12, затворы 13 (см. фиг.2).

МДП-транзисторы с переменным пороговым напряжением состоят из подзатворных диэлектриков 9 и 10, плавающих затворов 11, управляющих затворов 12, областей 7 и 8.

Сущность работы предлагаемого накопителя состоит в следующем. В режиме электрического программирования (записи или стирания) происходит изменение состояния (проводящие или непроводящие) только в выбранных ячейках памяти.

Стирание логической информации (лог. "1") осуществляется подачей высокого (15-20 В) потенциала на выбранный управляющий затвор и затвор ключа выборки; адресные металлические шины заземляют.

За счет высокой напряженности электрического поля в третьем диэлектрическом слое электроны туннелируют из третьей диффузионной области второго типа проводимости через третий диэлектрический слой и захватываются плавающим затвором, в результате чего происходит увеличение порогового напряжения МДП-транзистора с переменным пороговым напряжением.

Запись логической информации (лог. "0") осуществляется подачей высокого потенциала (≈18 В) на адресные затворы 16 и 14, на диффузионную область 8 подают низкий (3-4 В) потенциал, управляющие затворы заземляют.

При считывании информации на управляющий затвор и затвор выборки накопителя подают потенциал 2,5-4 В, на адресные затворы - потенциал 1-2 В, диффузионную область 8 заземляют.

Протекание тока через ячейку памяти соответствует нулевому, а отсутствие - единичному состояниям.

На фиг.4 показаны типичные характеристики ячейки памяти накопителя предложенной конструкции: зависимости тока стока ячейки памяти (I_d, мкА) от напряжения на управляющем затворе (U_уз) после стирания (лог. "1") - кривая 17, записи логической информации (лог. "0") - кривая 18. Пунктирная и штрихпунктирными линиями - разброс характеристик в матричном накопителе.

Применение четвертой диффузионной области второго типа проводимости с концентрацией примеси от 10¹⁴ до 5˙10¹⁵ см^-3 приводит к уменьшению порогового напряжения лог. "0" (18) и лог. "1" (17). Причем выбранный диапазон концентрации четвертой диффузионной области обеспечивает симметричность характеристик, т.е. равные значения пороговых напряжений лог. "0" и лог. "1" по абсолютной величине. При этом увеличивается запас между нижним значением тока усилителя считывания и током I₂ ячеек памяти накопителя. Этот запас по току обеспечит увеличение циклов перепрограммирования, поскольку за счет деградации элемента памяти пороговые напряжения лог. "0" при циклах перепрограммирования уменьшаются и ток через ячейку памяти уменьшается. Запас порогового напряжения лог. "1" (кривая 20 на фиг.5) достаточен для считывания этой информации.

Увеличение концентрации четвертой диффузионной области до более 5˙10¹⁵ см^-3 приведет к увеличению порогового напряжения лог. "0", т.е. к уменьшению запаса по току считывания. Уменьшение концентрации до менее чем 10¹⁴ см^-3 приведет к уменьшению запаса по лог. "1" и, как следствие, к снижению циклов перепрограммирования за счет уменьшения порогового напряжения лог. "1".

Изобретение относится к постоянным запоминающим устройствам, в частности к накопителям на основе МДП-структур. Целью изобретения является повышение надежности накопителя за счет снижения вероятности единичных отказов при перепрограммировании. В приповерхностный слой полупроводниковой подложки введена четвертая диффузионная область первого типа проводимости с концентрацией примеси 10¹⁴-5·10¹⁵cм^-3 . Включение этой диффузионной области приводит к уменьшению порогового напряжения, а выбранная концентрация обеспечивает симметричность характеристик, т.е.равные значения пороговых напряжений "0" и "1". 5 ил.

НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий полупроводниковую подложку первого типа проводимости, в приповерхностном слое которой размещены первая и вторая диффузионные области первого типа проводимости, первая и вторая диффузионные области второго типа проводимости, третья диффузионная область второго типа проводимости, на поверхности первой диффузионной области первого типа проводимости расположен первый диэлектрический слой, на поверхности которой размещен второй диэлектрический слой, а на поверхности третьей диффузионной области второго типа проводимости размещен третий диэлектрический слой, на поверхностях второго и третьего диэлектрических слоев расположены плавающие затворы, выполненные из поликристаллического кремния, на поверхностях плавающих затворов, первого диэлектрического слоя, на поверхности третьей диффузионной области второго типа проводимости и на поверхности второй диффузионной области первого типа проводимости расположен четвертый диэлектрический слой, на поверхности которого расположены управляющие затворы и адресные затворы, выполненные из поликристаллического кремния, адресные затворы размещены над третьей диффузионной областью второго типа проводимости, на поверхности первых и вторых диффузионных областей второго типа проводимости управляющих затворов, адресных затворов расположен пятый диэлектрический слой, в котором выполнены отверстия, на поверхности пятого диэлектрического слоя, в его отверстиях, расположены адресные металлические шины, отличающийся тем, что, с целью повышения надежности накопителя, в приповерхностном слое полупроводниковой подложки под плавающими и управляющими затворами расположена четвертая диффузионная область первого типа проводимости с концентрацией примесей от 10¹⁴ до 15 · 10¹⁵ см^-3.