Элемент памяти для постоянного запоминающего устройства и способ его изготовления Советский патент 1992 года по МПК G11C17/00 

Изобретение относится к вычислительной технике, в частности к технологии изготовления полупроводниковых интегральных схем, и может быть использовано для изготовления матричного накопителя для электрически перепрограммируемого постоянного запоминающего устройства, сохраняющего информацию при отключении источника питания, на лавинно-инжекционных Транзисторах с плавающими и управляющими затворами, перепрограммируемыми импульсами напряжения.

Цель изобре-, t пня - увеличение количества циклов перепрограммирования элемента памяти,

На фиг., 2 и 3 представлены топология и сечения А-А и Б-Б накопителя на элементах памяти; на фиг.4-7 - последовательное гь выполнения -опера- ций по пзго-овч л л -мента памяти

Элемент ламяти содержит полупроводниковую подложку 1 первого типа проводимости, слой 2 двуокиси кремния маски, слой 3 нитрида кремния маски, слой 4 фоторезиста маски, первую и вторую диффузионные области 5, первый диэлектрический слой 6, третью диффузионную область 7, второй диэлектрический слой 8, проводящую область 9, третий диэлектрический слой 10, проводятчий слой П,« четвертую и пятую диффузионные области 12, первый изолирующий слой 13, первую и вторую изолирующие области J4,

При изготовления элемента памяти наносят на поверхность полупроводниковой подложки 1 первого типа проводимости маску из диэлектрического слоя 2 двуокиси кремния, первого изолирующего слоя 13 из поликремння, слоя 3 нитрида1- кремния и слоя 4

Р ,

ы

Јь Ю 00

00 00

фоторезиста Легируют переэ отверстия маски примесью с низкой концентрацией для образования диффузионных областей 12 второго типа проводимое- ,, ти (смо )

После удаления слоя А маски йано- сят второй изолирующий слой из фосфО- роснликатного стсклп, удаляют с яла- парной поверхности второй изолирую- Q щий слой травлением, кроме первой и второй изолирующих областей, примыкающих к торцам маски,Легируют примесью г. высокой концентрацией для образования первой и второй Диффу- 15 знойных областей 5 второго типа проводимости с частичным перекрытием краев областей S4 (см. фиг,5) Наносят первый диэлектрический слой 6 из двуокиси кремния локальным окислением 20 кремниевой полупроводниковой подложки 1s удаляют первую маску. Проводят легирование примесью с низкой концентрацией для образования третьей диффузионной области 7 первого типа 25 проводимости (см )„ Наносят второй диэлектрический слой 8 из двуокиси кремния (малой толщины) поверхность полупроьодниковой под ложки 1 о Наносят поликремниевую яеги- JQ рованную проводящую область 9 на по- -верхности первого и второго диэлектрик ческих слоев б, 8 (см, фиг.7).

Наносят третий диэлектрический слой i 0 из двуокиси кремния На поверх кость области 9 полупроводниковой подложки 1, на поверхность которого наносят проводящий слой I1 из поли- кремния.

Матричный накопитель выполнен в Q виде элементов памяти, каждый из которых состоит из лавшшо-инжекцнонного электрически программируемого запоминающего транзистора с плавающим и управпяющим затворами, включенного следовательно с адресным МДП-транзис- тором, с электрически программируемым конденсатором, соединенным между плавающим затвором и стоком запоминающего транзистора.

Поликремниевые области 9 являются плавающими затворами запоминающих транзисторов, слои 13 - их управляющими затворами, а области 5, 12 - их стоками. Слои 11 также являются затг ворами адресных МДП-транзисторов9 об1- ласти 5, 2 -их истоками и обкладками электрически программируемых конденсаторов, а другими обкладками

35

50

55

,,

Q 5 0 5 Q

Q с

5

50

55

являются поликремниевые слои области 9 причем второй диэлектрический сдой 8 малой толщины размещен между ними,

Для одновременного (разрядного) стирания информации на все выбранные разрядные шины (области 5, 12) подают высокое положительное импульсное напряжение (12 В, 1 с). На адресные поликремниевые шины (слои 11) или невыбранные разрядные шины подают нулевое напряжение относительно полупроводниковой подложки I. Под деист-, вием высокой напряженности электрического поля во втором диэлектрическом ( слое 8 электроны инжектируются с нижней поверхности поликремниевых областей 9, туннелируют через второй диэлектрический слой 8 и удаляются через области 5, 12, В результате этого пороговые напряжения запоминающих транзисторов становятся отрицательными, что эквивалентно единичному водящему состоянию в режиме считыва- ния информации.

В режиме программирования информа-1 цин на выбранную адресную поликрем- ниевую шину и выбранные разрядные диффузионные шипы подают высокое положительное импульсное напряжение (12 В, мс), На соседние разрядные диффузионные шины и остальные адресные мины подают нулевое напряжение, на остальные разрядные диффузионные - шины - низкое положительное напряжение. При протекании тока через открытые выбранные запоминающие транзисторы и адресные МДП-транэисторы за счет высокой напряженности стокового электрического поля выбранных запоминающих транзисторов горячке электроны инжектируются из каналов этих транзисторов, захватываются поликремниевыми областями 9, что приводит к увеличению их пороговых напряженки. Это эквивалентно нулевому непроводящему состоянию в режиме считывания информации0/

Состояния остальных невыбранных запоминающих транзисторов сохраняются неизменными из-за нулевого напряжения на адресных полнкремниевых шинах или низкого напряжения на разрядных диффузионных шинах,, в результате чего отсутствует инжекция горячих электронов в их каналах.

В режиме считывания информации на адресные поликремниевые шины и разрядные диффузионные шины подают более ниякое (5 В) напряжение относительно полупроводниковой подложки 1, чем при программировании информации.

Через выбранные запоминающие транзисторы ток не протекает (протекает), если они находятся в нулевом (единичном) состоянии,, Через невыбранные запоминающие транзисторы ток не протекает

Формула изобретения

.Элемент памяти для постоянного запоминающего устройства, содержащий полупроводниковую подложку первого типа проводимости, первую и вторую диффузионные области второго Типа проводимости, расположенные в приповерхностном слое полупроводниковой подложки, первый диэлектрический слой, расположенный на поверхности полупроводниковой подложки над первой и второй диффузионными областями, третью диффузионную область первого типа проводимости, расположенную в приповерхностном слое полупроводниковой подложки между первой и второй диффузионными областями, второй диэлектрический слой, расположенный на поверхности полупроводниковой подложки над третьей диффузионной областью, проводящую область, расположенную на поверхностях первого и второго диэлектрических слоев, тре тий диэлектрический слой, расположенный на поверхности полупроводниковой подложки над третьей диффузионной областью и поверхности проводящей области, проводящий слой, расположенный на поверхности третьего диэлектрического слоя, отличающийся тем, что, с целью увеличения количества циклов перепрограммирования элемента памяти, он содержит четвертую и пятую диффузионные области второго типа проводимости, расположенные в приповерхностном слое полупроводниковой подложки между первой и третьей диффузионными областями и второй и третьей диффузионными областями соответственно с примыканием к их краям первую изолирующую область, расположенную на поверхности полупроводнике- вой подложки над первой и четвертой диффузионными областями с примыканием к краям первого и второго диэлектри- . ческих слоен, вторую изолирующую область , расположенную на поверхности -; полупроводниковой подложки над второй и пятой диффузионными областями с при мыканием к краям первого и третьего диэлектрических слоев, при этом второй диэлектрический спой расположен с перекрытием края четвертой днффу- зиционной области а. проводящая область- на поверхности первой изолирующей области.

2.Элемент памяти по п.1, о т л н - чающийся тем, что первая н 5 вторая изолирующие области выполнены из поликремния, фосфоросиликатного стекла, боросиликатного стекла или азотнозакисного окисла.

0 3.Способ изготовления элемента па- мяти для постоянного запоминающего устройства, включающий последовательное нанесение на поверхность полупроводниковой подложки слоев двуокиси

5 кремния, нитрида кремния, фоторезиста, образующих маску, удаление слоя фоторезиста маски, формирование первой и йторой диффузионных областей селективным легированием по маске,

0 формирование первого диэлектрического слоя селективным окислением по маске, последовательное удаление слоев нитрида кремния и двуокиси кремния маски, формирование третьей диффузионной области, нанесение второго диэлектрического слоя, проводящей области из легированного полнкремния, третьего диэлектрического слоя, проводящего слоя из легированного поли0 кремния, отличающийся тем, что после нанесения слоя двуокиси кремния маски на него наносят первый изолирующий слой перед формированием первой и второй диффузионных областей

5 формируют четвертую и пятую диффузионные области легированием по маске, удаляют слой фоторезиста маски, наносят второй изолирующий слой, формируют из него первую н вторую изолнрую0 шие области, а перед удалением слоя двуокиси кремния маски удаляют первый изолирующий слой маскн.

5

4.Способ по п,3, отличаю- щ и и с я тем, что первый изолирующий слой выполнен из поликремнил, фосфоросияяквтяого стекла, боросиликатного стекле или азотнозакисного окисла.

5 П

7 8

П 7

512

Изобретение относится к вычислительной технике и может быть использовано при изготовлении матричного накопителя для электрически перепрограммируемого постоянного запоминай ще го устройства сохраняющего информацию при отключении источника питания, на лйвинно-инжекциоиных транзисторах с плавающими и управляющими затворами, перепрограммяруемыми импульсами напряжения. Целью изобретения является увеличение количества циклов перепрограммирования. Это достигается за счет введения в элемент памяти для постоянного запоминающего устройства четвертой и пятой диффузионных областей, первой и агорой изолирующих областей. 2 с. и 2 з.По ф-лы, 7 ил.

Фиг. 1

Фиг.Ъ

3 73 43 Я 4

/2

12

ft 2 3 0 /4

5 12 7 5 1Z 7 5 12 9 д 14 9 /4 Ј /4 0 f4 5 Фиг.б

5 12 7

/2

фиг. 4 Ъ Ъ 13

LJL4

Л2

&/г5

В 12