Устройство для умножения на коэффициенты Советский патент 1988 года по МПК G06F7/49 

4 4 К)

СО. 00

114

Изобретение относится к вычислительной технике и может быть исполь- ;-зовано при построении устройств цифровой обработки сигналов.

Цель изобретения - расширение области нрименения за счет формирования результата умножения в прямом коде со знаком.

На чертеже представлена функциональная схема устройства.

Устройство для умножения на коэффициенты содержит сумматор-вычитател 1, первый, второй и третий сдвиговые регистры 2-4, регистр 5 множимого, первый и второй регистры 6 и-7 коэффициента, первый и второй коммутаторы 8 и 9, счетчик 10 по модулю 2К,

регистр 11 знака множимого, регистр 12 знака коэффициента, первый и второй элементы ИСКЛЮЧАЮЩИЕ ИЛИ 13 и 14, элемент И 15, шину 16 множимрго, первую и вторую шины 17 и 18 коэффициента, вход 19 знака коэффициента, установочный вход 20, тактовый вход 21, шину 22 старших разрядов результата, шину 23 младших разрядов ре-- зультата, последовательный выход 24 результата и выход 25 знака результата с соответствующими связями.

Устройство производит умножение К-разрядного множимого на К-разрядный коэффициент, абсолютное значение

мантиссы которого имеет видс

Изобретение относится к вычислительной технике и может быть использовано при построении устройств цифровой обработки сигналов. Цель изобр. ретения - расширение области применения за счет формирования результата умножения в прямом коде со знаком. Предложенное устройство содержит сум-г матор-вычитатель 1, три сдвиговых регистра 2, 3, 4, регистр 5 множимо -- го,два регистра 6, 7 коэффициента, два коммутатора 8, 9, счетчик 10 по модулю 2К, регистр 11 знака множимого, регистр 12 знака коэффициента, два элемента ИСКЛЮЧАКЯЦЕЕ ИЛИ 13, 14, элемент И 15, шину 16 множимого, две шины 17. 18 коэффициента, установоч- ньй вход 20, тактовый вход 21, шину 22старших разрядов результата, шину 23младших разрядов результата, последовательный выход 24 результата и выход 25 знака результата с соответ- ствуюптами связями. Устройство производит умножение К-разрядного множимого на К-разрядный коэффициент. 1 ил.

О 0...0 I

старшие разряды

Последовательный сумматор-вычитатель 1 осуществляет суммирование (вычитание множимого с (из) суммой частичных произведений, формируемой на его выходе. Эта сумма задерживается на С тактов посредством первого сдвигового регистра 2 и первого коммутатора. Конкретная величина задержки определяется кодом первой части коэффициента, который хранится в первом регистре 6 коэффициента и поступает на yпpaвляюш e входы первого коммутатора 8. Регистр 5 множимого осуществляет хранение и потактовый сдвиг множимого, поступающего на второй вход последовательного сумматора-йы- читателя 1. Третий сдвиговый регистр 4 и второй коммутатор 9 производят формирование В нулей и К-В младших разрядов множимого, которые поступают на вычисление в последние К тактов вычисления. Конкретное число нулей В определяется кодом второй части коэффициента, который хранится во втором регистре 7 коэффициента и поступает на управляющие входы второго коммутатора 9.

Первый элемент ИСКЛЮЧАИЦЕЕ ИЛИ 13 пропускает без изменения число, nor ступающее с выхода второго коммутатора 9, которое используется-при вычислении в последние К тактов вычисле0

яия, в случае, если множимое положив тельное, и инвертирует число, посту0 лающее с выхода второго коммутатора 9, если множимое отрицательное. Регистры П и 12 знака множимого и коэффициента осуществляют хранение знакового разряда соответственно мно5 жимого и коэффициента весь цикл умножения. На инверсном выходе старшего разряда счетчика 10 по модулю 2К первые К тактов вычисления присутствует сигнал Лог.1, а последние К такто : тов - Лог.О. На выходе элемента И 15 формируется сигнал, определяющий операцию, которую выполняет последовательный сумматор-вычитатель 1. Причем в случае, если множимое положительное, то в первые К тактов каж-; дого цикла вычисления последовательный сумматор-вьтитатель осуществляет суммирование, а последние К тактов - вычитание. В случае, если множимое отрицательно, веб 2К тактов производится вычитание. Второй элемент ИС- КЛЮЧАКЩЕЕ ИЛИ 14 формирует знак результата умножения.

Устройство работает следующим обт разом.

В начале каждого цикла вычисления на установочный вход 20 устройства поступает импульс,; который производит обнуление последовательного суммато5

0

5

ра-вычитателя 1, счетчика 10 и первого, второго и третьего сдвиговых регистров 2-4. Этим же импульсом производится запись множимого с шины 16 множимого в регистр 5 множимого, первой и второй частей коэффициента со-, ответственно с первой и второй шин 17 и 18 коэффициента в первый и второй регистры 6 и 7 коэффициента, знака множимого со старшего (знакового) разряда шины 16 множимого в регистр II знака множимого и знака коэффициента с входа 19 знака.коэффициента в регистр 12 знака коэффициента. Затем на тактовый вход 21 устройства начинают поступать тактовые импульсы, причем их количество в каждом цикле умножения равно 2К.

С началом поступления тактовых импульсов в регистре множимого производится потактовый сдвиг множимого, которое, начиная с младшего разряда, поступает на второй вход последовательного сумматора-вычитателя 1 и в зависимости от значения управляющего сигнала, поступающего t выхода элег г мента И 15, суммируется или вычитается из значения суммы частичных произведений, которая поступает на первый вход последовательного сумматора-вы- читателя 1 с его же выхода, но задер- .жанная на С тактов в первом сдвиговом- регистре 2 и первом коммутаторе 8.

По мере выхода из регистра 5 мнот ; жимого младших разрядов множимого в него на освободившееся место с выхода первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 вновь записывается значение множимого , если оно положительное, или число, ему инверсное, в случае отрицательного множимого. Причем в связи с тем, что в начале каждого цикла умножения третий сдвиговый регистр 4 обнуляется, между старшим разрядом множимого, первоначально записанного в регистр 5 множимого, и младшим разрядом вновь записываемого числа фор10

6 течение 2К тактов вычисления с выхода младшего разряда первого сдвигового регистра 2 на последовательный выход 24 произведения устро ства последовательно поступают 2К б результата умножения в прямом коде. Последние К тактов вычисления с выхода старшего разряда первого сдвиго вого регистра 2 во второй сдвиговый регистр 2 переписываются К младших разрядов произведения. В результате в конце каждого цикла умножения во втором сдвиговом регистре 3 оказыва15 ются сформированными К младших разря дов произведения, которые поступают на шину 23 младших разрядов произведения устройства, а в первом сдвиговом регистре 2 - К старших разрядов произведения, которые поступают на шину 22 старших разрядов произведения устройства. Результат умножения представлен в прямом коде. Знак результата умножения формируется вто25 рым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 14 в зависимости от знаков множимого и коэффициента, хранящихся соответственно в регистре 11 знака множимого и-регистре 12 знака коэффициента. Знак результата умножения поступает на выход 25 знака устройства.

20

30

35

40

45

Формула изобретения

Устройство для умножения на коэффициенты, содержащее первый и второй коммутаторы, первый, второй и третий сдвиговые регистры, счетчик по модул 2К (где К - разрядность множимого и коэффициента), первый и второй элементы ИСКЛЮЧАКЯЛЕЕ ИЛИ элемент И, первый и второй регистры коэффициента, регистр множимого, регистр знака множимого, регистр знака коэффициента и последовательный сумматор-вычи- татель, выход которого соединен с информационным входом первого гового регистра, разрядные выходы которого соединены соответственно с

мируется В нулей (ВЬО).В результате информационными входами первого компосле К тактов вычисления в регистре 5 множимого сформировано число, состоящее из В нулей и К-В бит младших разрядов множимого,- или число, инверсное этому. Это число в течение последних К тактов вычисления поступает на второй вход последовательного сумматора-вычитателя 1.

6 течение 2К тактов вычисления с выхода младшего разряда первого сдвигового регистра 2 на последовательный выход 24 произведения устройства последовательно поступают 2К бит результата умножения в прямом коде. Последние К тактов вычисления с выхода старшего разряда первого сдвигового регистра 2 во второй сдвиговый регистр 2 переписываются К младших разрядов произведения. В результате в конце каждого цикла умножения во втором сдвиговом регистре 3 оказываются сформированными К младших разрядов произведения, которые поступают на шину 23 младших разрядов произведения устройства, а в первом сдвиговом регистре 2 - К старших разрядов произведения, которые поступают на шину 22 старших разрядов произведения устройства. Результат умножения представлен в прямом коде. Знак результата умножения формируется вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 14 в зависимости от знаков множимого и коэффициента, хранящихся соответственно в регистре 11 знака множимого и-регистре 12 знака коэффициента. Знак результата умножения поступает на выход 25 знака устройства.

Формула изобретения

Устройство для умножения на коэффициенты, содержащее первый и второй коммутаторы, первый, второй и третий сдвиговые регистры, счетчик по модулю 2К (где К - разрядность множимого и коэффициента), первый и второй элементы ИСКЛЮЧАКЯЛЕЕ ИЛИ элемент И, первый и второй регистры коэффициента, регистр множимого, регистр знака множимого, регистр знака коэффициента и последовательный сумматор-вычи- татель, выход которого соединен с информационным входом первого гового регистра, разрядные выходы которого соединены соответственно с

информационными входами первого коммутатора, информационные входы первого и второго регистров коэффициента соединены соответственно с разрядами первой и второй шин коэффициента уст- 5 ройства, разрядные выходы первого и второго регистров коэффициента соединены соответственно с управляющими входами первого и второго коммутато514429876

ров, выход первого коммутатора сое-ра соединен с последовательным выхо- динен с первым входом последователь-дом результата устройства, выход ного сумматора-вычитателя, выход вто-старшего разряда первого сдвигоного рого коммутатора соединен с вторымрегистра соединен с информациокнмм входом первого элемента ИСКЛЮЧАКЩЕЕвходом второго сдвигового регистра, ИШ1, выход которого соединен с инфор-разрядные выходы которого соединены мационным входом регистра множимого,соответственно с тиной младших разря- установочные входы которого соедине-дов результата устройства, установоч- ны соответственно с разрядами шины вход устройства соединен с входа- множимого устройства, вькод регистрами установки в О счетчика по модулю множимого соединен с вторым входом2К, последовательного сумматора-вычи- последовательного сумматора-вычита-тателя, первого, второго и третьего теля, информационным входом третьегосдвиговых регистров и с входами раз- сдвигового регистра и с первым инфор- 5Р к ения записи регистра множимого, мационным входом второго коммутатора,регистра знака множимого, регистра каждый (1+1)-й информационный входзнака коэффициента и первого и второ- которого, начиная с второго, соединенго регистров коэффициента, тактовый с i-M разрядным выходом третьеговход устройства соединен с тактовыми сдвигового регистра, начиная с перво- 2овходами счетчика по модулю 2К, после- го разряда, информационный вход ре-довательного сумматора-вычитателя, гистра знака множимого соединен сопервого, второго и третьего сдвиго- старшим (знаковым) разрядом шины г.дао-вых регистров и регистра множимого, жимого устройства, прямой и инваре-отличающееся тем, что, с ный выходы регистра знака множимого 25целью расширения области применения соединены с первыми входами соответ-за счет формирования результата умно- ственно первого элемента ИСК.ПЮЧАКЯЧЕЕжения в прямом коде со знаком, ин- ИПИ и элемента И, вход знака коэффи-версный выход старшего разряда счет- циента устройства соединен с информа-чика по модулю 2К соединен с вторым ционным входом регистра знака кбэф- зовходом элемента И, выход которого фициента, выход которого соединен ссоединен с управляющим входом после- первым входом второго элемента ИСКЛО-довательного сумматора-вычитателя, ЧАИЦЕЕ ИЛИ, разрядные выходы первогопрямой выход регистра знака множимо- сдвигового регистра соединены соот-го соединен с вторым входом второго ветственно с шиной старших разрядов „элемента ИСКЛЮЧАЩЕЕ ИЛИ, выход ко- результата устройства, выход младше-торого является выходом знака резуль- го разряда первого сдвигового регист-тата устройства.