Цифровое логарифмирующее устройство Советский патент 1988 года по МПК G06F7/556 

v

§

(Л

ff

:&

сх

сд

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки сигналов, например в спектроанализаторах для преобразования линейного масштаба результатов в двоичном коде в логарифмический по основанию 10, выраженный в дБ,

Целью, изобретения является сокра - щение времени преобразования.

На чертеже представлена структурная схема цифрового логарифмирующего устройства.

Устройство содернжт а1 раз-ряц,път регистр 1, коммутатор 2, блок 3 памя тн, комбинационный сумматор.4, rpyfi пу 5 элементов 2И, группу б элементов ИСКЗЖ -ШОЩЕЕ ИЛИ, шифратор 7, информационный вход 8 и выход 9,

Работа устройства основана на соотношении

20lg А/Аб 201g (Z а;2 )./2 : 201g 2C(h-k) +r ajr,+ . -

« «)(tN-i) . 1 Б ) . (j)

где m - максимальная разрядность

числа; - k - порядковый номер разряда

старшей единицы номинального числа; h - порядковый номер разряда

старшей единицы преобразуе - мого числа; п - порядковьй номер старшего

разряда мантиссы ajEl Oji - состояние i-разряда

числа; ajetOjJ - состояние j-разряда:,

мантиссые

Устройство работает следующим образом.

Двоичное число в параллельном двоичном коде с максимально возможной разрядностью m заносится со входа . 8 в регистр 3. Сигнал проходит через группы элементов 2И и ИСКЛЮЧАЮЩЕЕ ИЛИ, что далее позволяет с помощью шифратора 7 перевести в двоичный код порядковый номер разряда, на чиная от ()-го разряда, в .котором находится старшая значащая единии,а. Этим кодом управляется коммутатор 2„ К младших разрядов числа, который коммутирует на адресные входы блока 3 постоянной памяти код К разрядов числа, начиная с h-разряда. Соответственно коду К адресных шин на входе п разрядов блока 3 постоянной памяти

0

5

0

S

устанавливается табличное значение кода мантиссы. Определение логарифмического значения отношения 201g А/Ао зыраженное в дБ,, осуществляется двух- входовым двончн1з1М комбинационным сумматором 4 в соот.ветствии с выра,ке- нием ( )j поскольку его входы скомму- тировань с выходами шифратора 7 таким образом, что наличие сигнала J в младшем разряде шифратора приводит к значению логарифма, равному дБ наличие сигнала в следующем разряде шифратора - к значе- HJ-m)j равному дБ, и , С выходами блока 3 постоянной памяти входы сумматора скоммутргрованы таким образом, что наличие сигнала i в старшем п-разряде мантиссы приводит к значению J.oгapифмa, равному дБ, в (п-1)ом разряде - к значению l + 0., дБ и т,д. Код мантиссы в блок 3 постоянной памяти вводится таблично исходя из требуе- АЫУ весов ее разрядов.

Суммарное значение логарифма порядка и мантиссы образуют на выходе сумматора 4 значение логарифма отношения чисел 201g A/Agi вьфаженно го в дБ, Формула изобретения

Цифровое логарифмирующее устройство,, содержащее регистрS информационный -вход которого является входом аргумента устройства,; коммутатор, информационный вход которого соединен с вы.ходом регистра, блок памяти, адресный вход которого соединен с выходом коммутатора, шифратор, отличающееся тем,, что, с целью сокращения времени преобразования, в

него введена группа злементов 2Hj группа элементов ИСКЛЮЧ/ООЩЕЕ РШИ, комбинационный сумматор, инверсные выводы регистра с (m-l)-ro до (1- :- -1)5Где ш - разрядность аргумента k - г- ладшие разряды, поключены к первым входам элементов 2И группы, вход разряда регистра соединен с вторым входом первого элемента 2И группы и с первыми входами первого и второго элементов ИСКЛЮЧ МОЩЕЕ ИЛИ гругшь, выход i-ro ( ) элемента 2И группы соединен с вторым входом (i+l)-ro элемента 2И группы, вторьп« входом i-ro и первь м входом (i+1)ro, элементов ИСКЛТОЧ/аОЩЕЕ ИЛИ груипЫд вход логической единицы уст31448345

ройства соединен с вторым входом пер-рого соединен с управляющим входом

вого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходкоммутатора и с входом целой части

(k+l)-ro элемента 2И группы соединенслагаемого комбинационного сумматора,

с вторым входом (k+l)-ro элементавыход блока памяти соединен с входом

ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы груп- слагаемого дробной части комбинационпы элементов ИСКЛЮЧАКНЦЕЕ ИЛИ соеди-ного сумматора, выход которого являнены с входом шифратора, выход кото-ется выходом результата устройства.

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации, например в спектроанализаторах. Устройство держит т-разрядный регистр J, коммутатор 2 разрядов, блок 3 постоянной памяти, комбинационный сумматор 4, блок 5 элементов 2 И, блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, двоичный шифратор 7. Применение вместо сдвига ий- формации статической дешифрации единицы старшего разряда позволяет повысить быстродействие примерно в 4-6 раз. 1 ил.