Цифровой генератор логарифмической функции Советский патент 1982 года по МПК G06F7/556 

1

Изобретение относится к вычислительной технике и может быть использовано как цифровой генератор значений логарифмической функции.

Известно цифровое логарифмирующее устройство, содержащее входной регистр, блок вычисления характеристики, сдвигающий регистр, блок вьщеле,ния остатка, результирук)щий регистр, блок деления, дешифраторы, блок умножения, блок априорной информации, сумматор 1.

Недостатком устройства является низкое быстродействие и большие затраты оборудования.

Наиболее близким по технической сущности к предлагаемс 4у является цифровое устройство для логарифмирования двоичных чисел, содержащее регистры старших и младших разрядов аргумента, три блока постоянной памяти, блок управления, коммутатор, сумматор, выходной регистр, триггер, сдвигатель, блок управления сдвигателем 2.

Однако известное устройство имеет сложную структуру из-за наличия трех блоков памяти, сдвигателя и сложного устройства управления сдвигателем.

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что цифровой генератор логарифмической функции, содержащий регистры старших и младших разрядов аргумента, вахолной регистр, первый и второй блоки памяти, сумматор, триггер и первую группу элементов

10 2Й-ИЛИ,г выходы которых соединены с первой группой входов сумматора, выход знака которого соединен с входом триггера, выходы сумматора соединены с входами второго блока памя15ти и выходного регистра, содержит промежуточный регистр, три группы элементов 2И-ИЛИ и блок синхронизации, причем выходы регистра старших разрядов аргумента соединены с пер20выми информационными входами элементов 2И-ИЛИ второй группы, вторые информационные и первые и вторые управляющие входы которых соединены соответственнос выходами регистра

25 младших разрядов аргумента, первЕ«4 и вторым выходами блока синхронизации, ВЁЗХоды элементов 2И-ИЛИ,второй группы соединены с входами первогб блока памяти, выходы которого соединены с входами промежуточного

регистра и первыми информационными входами элементов 2И-ИЛИ третьей группы, выходы которых соединены с второй группой входов сумматора, прямые и инверсные выходы разрядов промежуточного регистра соединены соответственно с первыми и вторьми информационными входами элементов 2И-ИЛИ первой группы, первые и вторые управляющие входы которых соединены соответственно с третьим и четвертым выходами блока синхрониза;ции, пятый и шестой выходы которого соединены соответственно с первыми вторыми управляющими входами элементов 2И-ИЛИ третьей группы, вторые информационные входы которых соединены С выходами элементов 2И-ИЛИ четвертой группы, первые и вторые управляющие входы которых соединены соответственно с инверсным и прякым выходами триггера, выходы второго блока памяти соединены с первыми информационными входами элементов 2И-ИЛИ с первого по {п-1)-й, где п разрядность аргумента четвертой группы, и с вторыми информационными входами элементов 2И-ИЛИ с второго по п-й четвертой группы, седьмой и восьмой выходы блока синхронизации соединены соответственно с входами гфиема кода промежуточного регистра и сумматора.

На фиг.1 представлена блок-схема генератора; на фиг.2 - вариант временной диаграммы работы блока синхронизации.

Цифровой генератор логарифмирующей функции содержит регистры 1 и 2 старших и младших разрядов аргумента, регистр 3 промежуточный, выход;ной регистр 4, блоки 5 и 6 памяти, группы 7-10 элементов 2И-ИЛИ, сумматор 11 и триггер 12, управляющие входы 13-18 групп элементов 2И-ИЛИ, блок 19 синхронизации, входы 20 и 2 приема кода промежуточного регистра и сумматора.

Блок 19 синхронизации может быть реализован с помощью генератора импульсов и элементов задержки (фиг.2

Устройство производит вычисление двоичного логарифма от нормализованного аргумента х( 4 х ч 1) на основе соотношений

Iog, 2og,j(xl + х2) + logad + ) згод/1 ,

где XI - число, образованное п/2 старшими разрядами аргумента;х2 - число, образованное п/2

младшими разрядами аргумента;п - число разрядов аргумента.

Устройство работает следующим образом..

На первом этапе работы устройства значение х1 из регистра 1 старших разрядов аргумента поступает через группу 7 элементов 2И-ИЛИ по сигналу, поступающему по управляющему входу 13 на блок 5 памяти, в котором хранится таблица логарифмов числа х1. Число же х2 приводится к диапазону изменения х1 и тем са1мым для вычисления его логарифма используется та же таблица. Это вытекает из следующего соотношения:

а.

Iog,jx 2 -2 1

eoqf,x2 +nEog 2i 2, . где x 2 x2 2X

Из блока 5 снимается значение logtjxl и поступает на промежуточный регистр 3. Значение регистра 2 младших разрядов аргумента поступает на блок 5 памяти через группу 7 элементов 2И-ИЛИ по сигналу, поступающему по управляющему входу 14, и из блока 5 снимается значение 2. По сигналам, поступающим по управляющим входам 16 и 17, инверсное содержимое регистра 3(-2од() и значение с выходов блока 5, равное t Hincce 2ogrj x2, проходят через группы 8 и 9 элементов 2И-ИЛИ на сумматор 11. На выходе сумматора 11 формируется, согласно формуле, значение T.ogi., мантисса которого передается на вход блока 6 памяти, где хранится таблица промежуточных преобразователей. Этот блок осуществляет табличное преобразование значения мантиссы Rogr - в

соответствующее значение toaf q - таков целое число, что 2-1 , 2-i 1.

Число q равно значению- , т.е. равно сдвигу числа х2 относительно числ х1, плюс знак сумматора, значение которого при сложении мантисс (-Zogijxl) и 2од2х2 запоминается натриггере 12 промежуточного результата. Значение с выхода блока 6 памяти проходит через группу 10 элементов 2И-ИЛИ или со сдвигом на п/2 разрядов, если содержимое триггера 12 равно нулю, или со сдвигом

на I +

1 разрядов, если содержимое

триггера 12 равно единице. Таким образом, на выходе группы 10 элементов 2И-ИЛИ из значения

годл(1 + 2 - ) получаем значение

х2 grid + ) , что справедливо ввид

выполнения с точностью до 2 приближенного равенства

log(l+g) (1+2). Цепи приема кода промежуточного регистра 3 и сумматора 11 могут упрвЕляться дополнительными управляющими разрядами регистров 1 и 3 и блоков памя тй. На втором этапе работы устройств по сигналам 15 и 18 через группы 8 и 9 элементов 2И-ИЛИ на сумматор 1 поступает содержимое регистра 3, равное logij xl, и значение с выхода группы 10элементов 2И-ИЛИ. В резул тате сложения на сумматоре образует ся по исходной формуле искомое значение , которое передается на выходной регистр 4 и из него на выход устройства. Как видно, предлагаемое устройст во намного проще известного посколь ку содержит два блока постоянной памяти вместо трех и не содержит сложных и требующих больших аппаратурных затрат сдвигателя и устройства .управления сдвигателем, а по эффективности выполнения операции логарифмирования оно не уступает известному устройству. Формула изобретения Цифровой генератор логарифмической функции, содержащий регистры старших и младших разрядов аргумента, выходной регистр, первый и второй блоки памяти, сумматор, триггер и первую группу элементов , выходы которых соединены с первой группой входов сумматора, выход знака которого соединен с входок триггера, выходы сумматора соединен с входами второго блока памяти и вы ходного регистра, отличающ и и с я тем, что, с целью упрощения, он содержит промежуточный ре гистр, три группы элементов 2И-ИЛИ и блок синхронизации, причем выходы регистра старших разрядов аргумента соединены с первыми информационными входами элементов 2И-ИЛИ второй группы, вторые информационные и первые и вторые управляющие входы которых соединены соответственно с выходси 1и регистра младших разрядов аргумента, первым и вторым выходами блока синхронизации, выходы элементов 2И-ИЛИ второй группы соединены с входами первого блока памяти, выходы которого соединены с входами промежуточного регистра и первыми информационными входами элементов 2И-ИЛИ третьей группы, выходы которых соединены с второй группой входов сумматора, прямые и инверсные выходы разрядов промежуточного регистра соединены соответственно с первыми И вторыми, информационными входами элементов 2№-ИЛИ первой группы, первые и вторые управляющие входы которых соединены соответственно с третьим и четвертым выхода|ми блока синхронизации, пятый и шестой выходы которого соединены соответственно с первыми и вторыми управлякнцими входами элементов 2И-ИЛИ третьей группы, вторые информационные входы которых соединены с выходами элементов 2И-ИЛИ четвертой группы, первые и вторые управляющие входы которых соединены соответственно с инверсным и прямым выходамитриггера, выходы второго блока памяти соединены с первыми информационными входами элементов 2И-ИЛИ с первого по (п-1)-й, где п-разрядность аргумента четвертой группы, и с вторыми информационными входами элементов 2И-ИЛИ с второго по п-й четвертой группы, седьмой и восьмой выходы блока синхронизации соединены соответственно с входами приема кода промежуточного регистра и сумматора. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 624233, кл. G Об F 15/20, 1976. 2.Авторское свидетельство СССР 593212, кл. G Об F 5/38, 1978 (прототип).

1

Фуг.Г

I

Фаг. 2