Сигнатурный анализатор Советский патент 1989 года по МПК G06F11/25 

ел

00

J5

1453407

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и диагностики сложных .цифровых уст- . ройств.5

Цель изобретения - расширение диагностируемых возможностей сигнатурного анализатора за счет определения участка контролируемой последователь- о ности, содержащего ошибочные биты.

На чертеже приведена структурная схема сигнатурного анализатора.

Сигнатурный анализатор содержит п-разрядный счетчик 1, где п определяется требуемьм числом локализуемых подпоследовательностей, группу элементов И 2,-2,, группу формирователей 3,-Зп сигнатур и группу узлов 4,-4„ срайнения, имеет информацион- ньм вход 5, группу многоразрядных входов 6/4-6 п эталонных сигнатур, группу информационных выходов 7 -7„ , синхровход 8 подпоследовательностей, установочный вход 9, синхровход 10 данных.

Кроме того, на схеме обозначены Информационные входы 11, группы ин- формационных выходов 12, установочные

бходы 13 и синхровходы 14 формирова-зо °Да 5 проходят на выхода элементов гелей сигнатур., И 2; и далее на входы 11 формирова-.

исновнои принцип работы предлага- телей 3; сигнатур, где i€ f i/g. i емого анализатора заключается в том, соответствующие позициям единиц в что, посредством управляемых счет- двойном позиционном ходе G g,,...g,20

25

2

этим разрядом .счетчика элемент И 2 что разрешает прохождение сигналов первого участка контролируемой последовательности с входа 5 на выход элемента И 2, и далее на вход 11 фо мирователя 3, сигнатур. В формирова теле 3 по синхросигналам данных последовательно осуществляется сигн турное преобразование (сжатие) данной последовательности бит. Формирователи сигнатур осуществляю в это время сжатие заведомо безошибочных последовательностей сигналов логического О с выходов элементов , закрытых поданными на второй вход сигналами логического О с выходов разрядов 2-п счетчика 1.

В момент окончания первого участка контролируемой последовательности перед началом второго так же, как и далее при окончании текущего участ ка перед началом следующего, в момен поступления очередного синхросигнала подпоследовательностей на вход 8 счетчик переходит в состояние, соответствующее номеру очередного участка. На данном участке сигналы контролируемой последовательности с

чиком элементов И, на каждом своем участке контролируемая последовательность Поступает в определенньй номером участка набор блоков формирования (ригнатур. Поэтому искрения последовательности бит на данном участке вы- овут отклонения сигнатур от этало- йа только в ассоциируемом с этим участком и его номером наборе блоков формирования сигнатур.

Сигнатурньй анализатор работает следующим образом.

В исходном состоянии, в которое анализатор переводится сигналом начальной установки по входу 9, все разряды сче.тчика 1 и формирователей сигнатур содержат нули.

Перед начапом первого участка контролируемой последовательности в Момент поступления синхросигнала подпоследовательности на вход 8 счетчик переходит в состояние 1, в котором ка выходе первого разряда счетчика появляется уровень логической 1. При этом открывается связанный с

35

40

45

50

55

...g, номера участка, так как на вто рой вход элементов И 2- поступает jjo- гическая 1 с выхода соответствующего разряда счетчика, содержащего С- Остальные формирователи 3; сигнатур,, где jefj/g 0, воспринимают в это время заведома безошибочные нулевые последовательности сигналов с выходов соответствующих элементов И, закрытых уровнями логического О на выходах соответствующих разрядов счетчика 1.

Длина подпоследовательности на каждом участке может меняться.в широких пределах. Вместе с общим числом участков эти величи 1ы определяются при разработке теста конкретного устройства. Максимэ.льное число участков определяется разрядностью счетчика и не должно быть больше .

После окончания всей контролируемой последовательности на выходах 12 формирователей 3,-3„ сигнатур оказываются сформированные сигнатуры, ПРИ этом выходы узлов

2

J5

5

о

о °Да 5 проходят на выхода элементов И 2; и далее на входы 11 формирова-.

0

5

этим разрядом .счетчика элемент И 2 . что разрешает прохождение сигналов первого участка контролируемой последовательности с входа 5 на выход элемента И 2, и далее на вход 11 формирователя 3, сигнатур. В формирователе 3 по синхросигналам данных последовательно осуществляется сигнатурное преобразование (сжатие) данной последовательности бит. Формирователи сигнатур осуществляют в это время сжатие заведомо безошибочных последовательностей сигналов логического О с выходов элементов , закрытых поданными на второй вход сигналами логического О с выходов разрядов 2-п счетчика 1.

В момент окончания первого участка контролируемой последовательности перед началом второго так же, как и далее при окончании текущего участка перед началом следующего, в момент поступления очередного синхросигнала подпоследовательностей на вход 8 счетчик переходит в состояние, соответствующее номеру очередного участка. На данном участке сигналы контролируемой последовательности с

телей 3; сигнатур, где i€ f i/g. i соответствующие позициям единиц в двойном позиционном ходе G g,,...g,35

40

5

0

5

...g, номера участка, так как на второй вход элементов И 2- поступает jjo- гическая 1 с выхода соответствующего разряда счетчика, содержащего С- Остальные формирователи 3; сигнатур,, где jefj/g 0, воспринимают в это время заведома безошибочные нулевые последовательности сигналов с выходов соответствующих элементов И, закрытых уровнями логического О на выходах соответствующих разрядов счетчика 1.

Длина подпоследовательности на каждом участке может меняться.в широких пределах. Вместе с общим числом участков эти величи 1ы определяются при разработке теста конкретного устройства. Максимэ.льное число участков определяется разрядностью счетчика и не должно быть больше .

После окончания всей контролируемой последовательности на выходах 12 формирователей 3,-3„ сигнатур оказываются сформированные сигнатуры, ПРИ этом выходы узлов

31

сравнения отражают их несовпадение с соответствующими эталонными сигнатурами, поступающими в анализатор через многоразрядные входы 6,-6„.

В этом случае, если в контролируемой последовательности происходит локальная ошибка, затрагивающая только один ее участок, например, с кодсм G номера, все искаженные биты попадают только в подключенные на данном участке к входу 5 формирователи 3 сигнатур, где i€|i(g 1j.

В результате искажаются сигнатуры на выходах 12 только этих формирователе 3; сигнатур, и несовпадение регистрируется только соответствующими им узлами 4; сравнения, на выходах 7; которых появляются сигналы логическо 1. Таким образом, так как н а выход остальных узлов сравнения вьщается уровень логического О, на совокупности выходов 7,-7„ образуется двоичный позиционный код G номера участка содержащего искаженные биты.

Если ошиблча затрагивает несколько участков контролируемой последовательности, то определить эти участки не удается. Однако во многих слу чаях может быть получена информация о не содержащих onui6Ky участках. Так происходит, если одна или несколько сигнатур совпали с эталонными. Это о

начает, что ошибок не было на множестве участков, код номера которых содержит единицы в соответствунщих разрядах. Например, совпадение с эталоном сигнатуры, полученной формирователем 3j сигнатур, означает, что ощибок не было на участках с нечетными номерами. .

Предлагаемьй сигнатурный анализатор не дает возможности различать локальные и нелокальные ощибки, кроме случая, когда получаемьй на выходах. 7. -7„ код оказывается больше числа выделенного в контролируемой последовательности участков. Тогда делается вывод о наличии нелокальной ошибки.

Определим некоторые характеристики предлагаемого анализатора и сравним их с соответствующими характеристиками известного анализатора. ПосДоля обнаруживаемых ошибок (достоверность) . Сигнатурное преобра35 зование, осуществляемое предлагаемым анализатором, так же, как и обычное сигнатурное преобразование, обладает свойством гомоморфизма относительно операции поразрядного сложения

40 по модулю два. Из этого следует, что во-первых, не обнаруживаются последовательности ошибок, соответствующие набору состоящих из одних нулей сигнатур, и, во-вторых, каждому набо45 ру сигнатур соответствует равное количество входньгх последовательностей.

Поэтому доля необнаруживаемых ошибок есть величина, обратная к числу различных наборов сигнатур, роответ50 ствующих всевозможным ошибкам.

Для достаточно длинных последоваг- тельностей с большим чем числом

(«П

участков возможно получение всех 2 наборов сигнатур, где m - разрядность ледоват,ельность, которая, будучи по- 55 ,,. поэтому доля обнаруживаемых ошибок определяется вьфажением

разрядно сложена по модулю два с исходной, дает в результате искаженную последовательность, назовем для краткости ошибкой.

о - 1 - 2 S Tnвьфажением:

Доля локализуемых ошибок - это отношение числа ошибок с определяемым местоположением искаженных бит к общему числу всевозможных ощибок. Пред- лагаемьш анализатор локализует ошибки, искажающие только один участок контролируемой последовательности. Для простоты предположим, что участки имеют одинаковую длину Ь, а число участков в последовательности - N. Тогда (без учета существования необнаруживаемых ошибок) доля локализуемых ошибок определяется следукнцим

ием:

р ).

2 -ь -1

вьфажением:

Известным анализатором ются только однократные этому

N-b 2Т7.Т

РС

Относительное увеличение доли локализуемых ошибок

2-1 Р/Р. -

зависит от длины участков и может быть весьма -значительным.

Доля обнаруживаемых ошибок (достоверность) . Сигнатурное преобра35 зование, осуществляемое предлагаемым анализатором, так же, как и обычное сигнатурное преобразование, обладает свойством гомоморфизма относительно операции поразрядного сложения

40 по модулю два. Из этого следует, что во-первых, не обнаруживаются последовательности ошибок, соответствующие набору состоящих из одних нулей сигнатур, и, во-вторых, каждому набо45 ру сигнатур соответствует равное количество входньгх последовательностей.

Поэтому доля необнаруживаемых ошибок есть величина, обратная к числу различных наборов сигнатур, роответ50 ствующих всевозможным ошибкам.

Для достаточно длинных последоваг- тельностей с большим чем числом

(«П

участков возможно получение всех 2 наборов сигнатур, где m - разрядность 55 ,,. поэтому доля обнаруживао - 1 - 2 S TnДля известного анализатора

«.1 - 2

где k - разрядность сигнатуры. Оче-;;. видно, что при равенстве объемов информации в сигнатурах, т.е. при m-n k, достоверность предлагаемого анализатора и известного оказывается равной.

Формула изобретения

Сигнатурный анализатор, содержащий группу формирователей сигнатур, группу элементов И и счетчик, причем разрядные выходы счетчика подключены к.первьм входам соответствующих элементов И группы установочные входы формирователей сигнатур группы и счетчика объединены и обра- разуют установочньй вход анализатора.

534076

отличающийся тем, что, с целью расширения диагностических возможностей, анализатор содержит группу узлов сравнения, первые группы информационных входов которых соединены с группами информационных выходов соответствующих формирователей сигнатур, вторые группы ннформаци Q онных входов узлов сравнения группы образуют группу входов эталонных сигнатур анализатора, выходы узлов сравнения группы образуют группу информационных выходов анализатора,

5 вторые входы элементов И группы объединены и образуют информационный вход анализатора, выходы элементов И группы соединены с информационными входами соответствующих формироватеQ лей сигнатур, синхровходы которых объединены и образуют синхровход данных анализатора, счетный вход счетчика является синхровходом лизатора.

Изобретение может быть исполь- зовано для контроля последовательностей бит в ходе диагностирования сложных цифровых устройств. Цель изобретения заключается в расширении диагностических возможностей сигна-г турного анализатора. Анализатор содержит счетчик 1, группу элементов И 2, группу формирователей сигнатур 3 и группу узлов сравнения 4. Посредством управляемых счетчиком элементов И на кадцом своем участке контролируемая последовательность поступает в определенные нeнyлeвы ffl элементами кода номера участка блоки формирования сигнатур. Если в контролируемой последовательности происходит локальная ошибка, затрагивающая только один ее участок, то все ошибочные биты попадают в ассоциируемые с номером этого участка формирователи сигнатур, что вызывает отклонение формируемьк ими сигнатур от эталонных. Поэтому несовпадение отмечается соответствующими ненулевым элементам кода номера участка узлами сравнения. В результате на совокупности выходов узлов сравнения образуется двоичный позиционный код номера участка контролируемой последовательности, содержащего ошибочные биты. 1 ил. W