Конвейерное устройство для деления итерационного типа Советский патент 1989 года по МПК G06F7/52 

ф

ГО

СО Од

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых арифметических устройствах

Целью изобретения является увеличение быстродействия.

На чертеже показана функциональная схема предлагаемого конвейерного устройства для деления итерационного типа.

Устройство содержит регистр 1 делимого, регистр 2 делителя, блок 3 начального приближения к обратной величине делителя,. блоки А и 5 умножения, группу из (3N-f-l) элементов НЕ 6, (N+2)-разрядный квадратор 7 дополнительных кодов, элемент 8 НЕРАВНОЗНАЧНОСТЬ, (2N+1)-разрядный параллельный сумматор 9, блок 10 умно- жения, регистр II частного.

Работу конвейерного устройства . рассмотрим для конкретного случая. Пусть в процессе первой итерации на выходе блока 5 умножения сформирован результат, у которого число точных разрядов приведения делителя к единице равно 10, например 0,11111111110000000011ООООООООООххх, ...,х-, где X обозначает О или 1. При этом на выходе блока 4 умножения сформирован приближенный результат частного. Для дальнейшего увеличения точности частного необходимо сформировать такой множитель второй итерации, при перемножении на который делитель будет приведен к единице с большей точностью. В данном случае N 10 старших разрядов множителя второй итерации .определяются инвертированием 10 старших разрядов результат а первой итерации преобразования делителя (выход блока 5), а именно 1,00000000 2N+1 21 младших разрядов множителя второй итерации определяются как результат суммирования на параллельном сумматоре 9 инверсного кода 21 старшего разряда, не считая 10 старших разрядов, результата первой итерации преобразования делителя (результата блока 5 умножения и результата квадратора 7 дополнительных кодов, на вход кото рого поступает N+2 12 разрядов результата первой итерации (выход блока 5), не считая N 10 старших разрядов, т.е. код 1,00000000110 (отрицательное число в дополнительном коде)

В результате возведения в квадрат данного кода формируется результат, у которого (N+1) II старших разрядов равны 0,1111I11010.

После суммирования на параллельном сумматоре 9 формируется 2N+1 - 21 младший рр1зряд множителя второй ите- рации деления, а именно

011111111001II11I1111

доп

15

01111111010 011111111011111111010

при этом 1 доп - сигнал с выхода элемента 8 НЕРАВНОЗНАЧНОСТЬ на 30 вхоДОН с инверсным выходом. Сигнал О поступает на свободные входы параллельного сумматора 9.

Вместе со старшими разрядами множитель второй итерации деления имеет

вид 1 ,00000000(0.1 1111 И 101 .

1111111010 и при перемножении на результат первой итерации преобразо- вания делителя гарантируется получение кода, содержащего 3N-1 29.точных разрядов делителя, приведенного к единице, т.е. код 0,11,...11хх или 1,00,...,00хх, где число нулей или единиц в старших разрядах не менее 29.

в последней итерации производится преобразование только делимого (умножение в блоке 10), так как результат преобразования делителя заранее известен. При необходимости

получения частного большей точности, данный процесс преобразования делителя (и делимого)повторяется.

Таким образом, в результате второй итерации в устройстве формируется

результат,имеющий (3N-1) точных разрядов

Формула изоб ретения

Конвейерное устройство для деле- рия итерационного типа, содержащее регистры делимого, делителя, частного, блока начального приближения к обратной величине делителя, три блока умножения, причем выход регистра делимого соединен с первым входом первого блока умножения, выход регистра де лителя соединен с первым входом второго блока умножения и с входом блока начального приближения

к обратной велтпине делителя, выход которого соединен с вторыми входами первого и второго блоков умножения, выход первого блока умножения соединен с первым входом третьего блока умножения, выход которого соединен с входом регистра частного, отличающееся тем, что, с целью увеличения быстродействия, в устройство введены группа из (3N+1) элементов НЕ (N - число точных разрядов результата первой итерации приведения делителя к единице), (2N+1)- разрядкый параллельный сумматор, квадратор дополнительных кодов, элемент НЕРАВНОЗНАЧНОСТЬ, причем выхо- ды (3N+1) старших разрядов второго блока умножения соединены соответственно с входами соответствующих элементов НЕ группы, выход разрядов второго блока умножения с (N+l)-ro по (2К+3)-й соединен с входом квадратора дополнительных кодов, выходу элементов НЕ группы с первого по

N-й соединены соответственно с N старшими разрядами второго входа третьего блока умножения, выходы

элементов НЕ группы с (N+l)-ro по (ЗМ+1)-й соединены с первым входом (2N+1)-разрядного параллельного сумматора, выход (N+1) старших разрядов результата квадратора дополнительньгх кодов со.единен соответственно с (N+1) младшими разрядами второго входа параллельного сумматора, остальные разряды второго входа (2N+I)- разрядного параллельного сумматора

соедчнены с входом логического нуля устройства, выходы элементов НЕ с второго по (ЗЫ+1)-й соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с входом переноса в младший разряд параллельного сумматора, выходы разрядов которого соединены с младшими (2N+1) разрядами второго входа третьего блока умножения .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ари |метических устройствах. Цель изобретения - увеличение быстродействия. Изобретение позволяет увеличить быстродействие конвейерного устройства деления итерационного типа за счет получения в одной итерации 3N-1 точных разрядов приближения делителя к единице, где N - число точных разрядов начального приближения делите- ;ля к единице. Устройствосодержит регистры 1,2, 11- делимого, делителя, частного, три блока 4, 5, 10 умножения, блок 3 начального приближения к.обратной величине делителя, группу элементов НЕ 6, квадратор 7, элемент НЕРАВНОЗНАЧНОСТЬ 8, параллельный сумматор 9, I ил. о $ (Л