Устройство для вычисления гиперболических синуса и косинуса Советский патент 1989 года по МПК G06F7/548 

1

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных ЭВМ.

Целью изобретения является расшиг рение области применения за счет выполнения операций преобразования гиперболических координат при повороте осей.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содерзкит четьфе регистра 1-4, четыре сумматора 5-8, два сдвигателя 9 и 10, два блока 11 и 12 памяти, Д9а коммутатора 13 и 14, элемент ИСКЛЮЧЛВДЕЕ ИЛИ 15, тактовый вход 16, вход 17 номера итерации.

Область определения функций:

X / 1.

Области значений функций: (X)/e(e -e- )/2; (X)/ (е +е- )/2.

Алгоритм вычисления функции sh(X) и ch(X). Начальные условия:

4

О5

го

СО

А1, Х- А2, -Х В, 0;

(О (2) (3) (47

терации:

El. Е2,

U62300

ЗНАК (А1) ЗНАК (А2);

т, « (H-EI,. E2,)/2J А1д, -А1л- 1п(И-Е1, А2д, -А2д-1п(И-Е2д-2 ); Вл4, -Вд1-Е1ЛТ,-В«-2 УТ,.

С

);

,-к.

л А 2

Сд,-Сл+Е1д-(Т,-С,.2-уТ,к

В,-2-); л 1,2,...,2п ;

(5)

(6) (7) (8) (9)

(10)

(П) (12)

с ре

Е1 вх об ко на

10 ма вх дл

А

15 с го Е2 вх

езультаты AI

Г(л 1 л/2

1/2 для нечетных л;

для четных л;

(13)

2n

ini-1

2n + i

Чп+1

О; OJ

sh(X); ch(X)

(U) (15) (16) (17)

В исходном положении в регистрах находятся следующие данные; в первом регистре 1 аргумент X - выражение (l.)j во втором регистре 2 ноль - вы-, ражение (3); в третьем регистре 3 единица - выражение (4); в четвертом регистре 4 аргумент X - выражение (2).

Устройство работает хщклически.

На л-ом шаге на тактовый вход 16 устройства подается синхросигнал, а на вход 17 номера итерации устройства подается номер К выполняемой, итерации. Синхросигнал поступает на

Значение оператора Тд формиру

25

на выходе элемента ИСКЛЮЧАЩЕЕ И 15 выражение (7). Сигнал Т, пост ет на управляющие входы первого и второго 14 коммутаторов для за

30 ния режимов работы. Если Т, 1, соответственно в первом 13 и вто 14 коммутаторах выполняется пере ча чисел с первых информационных дов и на выходы. Если Т 0, т

3g соответственно в первом 13 и вто 14 коммутаторах выполняется пере ча чисел с вторых информационных дов на выходые

В соответствии с номером К ит

- -WVV . W1 опп V JrUJfacpiJW Л ИТ

входы синхронизации первого 1 второ- „ значением оператора Е1д из

ГП /. тпетт-огт TjoTnonif nnr Л

ГО 2, третьего 3, четвертого 4 регистров и на стробирукщие входа первого 11 и второго 12 блоков памяти, Номер К выполняемой итерации поступает на первые адресные входы первого 11 и второго 12 блоков памяти и на входы управления сдвигом соответственно первого 9 и второго 10 сдви- гателей. При этом двум синхросигналам соответствует одно значение К номера выполняемой итерации, т.е. используются двойные шаги итераций в соответствии с выражениями (12) и (13).

Под воздействием каждого синхросигнала реализуется один шаг алго ритма в соответствии с выражениями (5) - (И).

первого блока 11 памяти ; считыва ся константа - 1п 1+Е1д-2 ).

Предыдущее значение переменно А1д и ее приращение - ln(,t+EIf -

45 поступают соответственно с выход первого регистра и с выхрда пер го блока 11 памяти соответстзенн на входы первого сумматора 5, в зультате на его выходе формирует

50 новое значение переменной А1, , торое поступает на информационшлй вход первого регистра 1, где и фи сируется выражение (8),

В соответствии с номером К ит

55 Ции и значением оператора Е2д из второго блока 12 памяти считьтает константа - 1п(1+Е2(,).

Предыдущее значение переменной

А2д и ее приращение - 1п(1+Е2

Значение оператора El. снимается

с выхода знакового разряда первого регистра , выражение (5). Сигнал

Е1д поступает на второй адресный вход первого блока 11 памяти для обеспечения выбора соответствующей константы 1п(1 + 2) или - 1п() на входы второго 6 и третьего 7 сум0 маторов для задания режимов работы (сложения или вычитания), на первый вход элемента ИСКЯЮЧАЙДЕЕ ИЛИ 15 для формирования значения оператора

А5 Значение оператора Е2- снимается с выхода знакового разряда четвертого регистра 4, выражение (6). Сигнал Е2д поступает на второй адресный вход второго блока 12 памяти дпя

0 обеспечения выбора соответствукр ей константы ln(l-f-2 ) или - 1п(), на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 для формирования значения оператора Тд ,

Значение оператора Тд формируется

5

на выходе элемента ИСКЛЮЧАЩЕЕ ИЛИ 15 выражение (7). Сигнал Т, поступает на управляющие входы первого 13 и второго 14 коммутаторов для зада0 ния режимов работы. Если Т, 1, то соответственно в первом 13 и втором 14 коммутаторах выполняется передача чисел с первых информационных Входов и на выходы. Если Т 0, то

g соответственно в первом 13 и втором 14 коммутаторах выполняется передача чисел с вторых информационных входов на выходые

В соответствии с номером К итера - -WVV . W1 опп V JrUJfacpiJW Л ИТ

„ значением оператора Е1д из

„ значением оператора Е1д из

первого блока 11 памяти ; считывается константа - 1п 1+Е1д-2 ).

Предыдущее значение переменной А1д и ее приращение - ln(,t+EIf - 2)

45 поступают соответственно с выхода первого регистра и с выхрда первого блока 11 памяти соответстзенноз на входы первого сумматора 5, в результате на его выходе формируется

0 новое значение переменной А1, , которое поступает на информационшлй вход первого регистра 1, где и фиксируется выражение (8),

В соответствии с номером К итера5 Ции и значением оператора Е2д из второго блока 12 памяти считьтается константа - 1п(1+Е2(,).

Предыдущее значение переменной

А2д и ее приращение - 1п(1+Е22 )

поступают соотпетственно С выхода четвертого регистра 4 и выхода второго блока 12 памяти соответственно на входы четвертого сумматора 8., в результате на его выходе формируется новое значение переменной А2д, , которое поступает на информационный вход четвертого регистра 4, .где и фиксируется выражение (9).

Предьщущее значение ординаты В гиперболического вектора поступает с выхода второго регистра 2 на информационные входы второго сумматор 6 и на информационный вход первого сдвигателя 9, где в соответствии с номером К итерации сдвигается на К разрядов вправо, в результате на выходе первого сдвигателя 9 формируется величина Вд- , которая поступает на информадионньш вход первого коммутатора 13 и на информационный вход второго коммутатора 14.,

Предыдущее значение абсциссы С гиперболического вектора поступает с выхода третьего регистра 3 на информационный вход третьего сумматора 7 и на информационный вход второго сдвигателя 10, где в соответствии с номером К итерации сдвигается на К разрядов вправо, в результате на выходе второго сдвигателя 10 формируется величина С.

2

S

которая

-ч

или Сд-i поступают на на выходе первого коммупоступает на информационный;вход второго коммутатора 14 и на информационный вход первого коммутатора 13.

В зависимости от значения рперато- ра Тд в первом коммутаторе 13 величины БД- 2- выход, т.е. татора 13 формируется величина (Тд- Вд 2- УТд- ), которая поступает на вход второго сумматора 6, Б зависимости от значения операво втором С,-2

коммутаторе

,-к

14

или БД- 2 . поступатора Т, величины ют на выход, т.е. на выходе второго коммутатора 14 формируется величина (Т,-С 2 VT t БД-2), которая постпает на вход третьего сумматора 7,

В зависимости от значения оператора Е1д во втором сумматоре 6 выполняется операция сложения или вычитания предыдущего значения БД ординаты гиперболического вектора и е

приращения (Т.- В

,

Сл-г- ),

в результате на выходе второго сумматора 6 формируется новое значение В .., ординаты гиперболического векто

462300 ра,

которое поступает на информационный вход второго регистра 2, где и фиксируется выражение (10),

В зависимости от значения оператора Е1д в третьем сумматоре 7 выполняется операция сложения или вычитания предыдущего значения С абсциссы гиперболического вектора и ее прира10 щения (Т.. Сд

В 2- )

д- i. л u i а результате на выходе третьего сумматора 7 формируется новое значение С, абсциссы гиперболического вектора, которое поступает на информационный 15 вход третьего регистра 3, где и фиксируется выражение (11).

Все итерационные шаги выполняются в устройстве аналогично рассмотренному.

20 После выполнеьшя п итераций с двойными шагами в регистрах зафиксированы следую11:ие результаты: в первом регистре I А1, О - выражение (14)I во втором регистре 2 25 В, sh(X) - выражение (16); в третьем регистре 3 С, ch(X) - выражение (17); в четвертом регистре 4 О - вьгражение (15).

Кроме вычисления sh(X) и ch(X) 30 устройство позволяет вычислять ряд других функций.

Так при задании начальных условий

35

А1 А2,

Ф

С,

о;

Р;

40

где Р и Ф - полярные модуль и аргумент гиперболического вектора, вычисляются

AI А2

2n+f

0;

in.. o;

B2n+i P sh(o);

C2n+, Р СЬ(Ф); .

где Р-зЬ(Ф)и Р сЬ(Ф) - ордината и абсцисса гиперболического вектора, при задании начальных условий :

AI,

А2,

В,

С

Ф;

;

X.

где Y и Х - исходные ордината и абсцисса гиперболического вектора; Ф - угол поворота гиперболического вектора, вычисляются

AI А2

ЗП

гп+t

ch Cin..X2 Х,. ch (

где YJ, и Х - ордината и гиперболического вектора палнеиия операции поворо на угол Ф, а при задании условий

XV

X

I; I

AI, IА2,

IВ,

С,

I вычисляются

AI

А2

1п+1

2П4-1

2И-И

гп

О;

0;

е Х V

Формула изобретения

Устройство для вычисления гиперболических синуса и косинуса;, содержащее три регистра, три cyhn-saTo- ра, два сдвигателя и первый блок памяти, причем выходы первого, второго и.третьего регистров соединены с входами первого слагаемого соответственно первого, второго и третьего сумматоров, выходы которых соединены с информационными входами соответственно первого, второго и третьего регистров, выход первого блока памяти соединен с входом второго слагаемого первого сумматора, выходы второго и третьего регистров соединены с информационными входами соответственно первого и второго сдвигателей, тактовый вход устройства соединен с

o

5

0

5

0

5

5

входами синхронизации первого, второго и третьего регистров и со строби- рующим входом первого блока памяти, вход номера итерации устройства соединен с входами управления сдвигом - первого и второго сдвигателей и с пер- вым адресным входом первого блока памяти, выход знакового разряда первого регистра соединен с входами задания режима второго и третьего сумматоров, отличающееся тем, что, с целью расширения области применения за счет выполнения операции преобразования гиперболических координат при повороте осей, в него введе- нь1 четвертый регистр, четвертьй сумматор, второй блок памяти, первый и второй коммутаторы и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ.4 причем выход четвертого регистра соединен с входом первого слагаемого четвертого сумматора, выход которого соединен с информационным входом четвертого регистра, выход второго блока памяти соединен с входом второго слагаемого четвертого сумматора, выходы первого и второго сдвигателей соединены с первыми информационными входами соответственно первого и второго коммутаторов и вторыми информационными входами соответственно второго и первого коммутаторов, выходы которых соединены с входами второго слагаемого соответ- ственно второго и третьего сумматоров, тактовый вход устройства соединен с входом синхронизации четвертого регистра и со стробирующим входом второго блока nai- iHTHf вход номера итерации устройства соединен с - первым адресным входом второго блока памяти, выходы знаковых разрядов первого и четвертого регистров соедасне- ны с вторыми адресными входами соответственно первого и второго блоков памяти и соответственно с первым и вторым входами элемента ИСКПЮЧАЩЕЕ ИЛИ выход которого соединен с управ- входами первого и второго коммутаторов.

Т5

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных ЭВМ.Целью изобретения является расширение области применения за счет выполнения преобразования гиперболических координат гфи повороте осей. Устройство выполняет поворот гиперболического вектора с коррекцией искажения его модуля и, кроме того, позволяет вычислять экспоненциальную функцию. Для этого в устройство, содержащее три регистра, три сумматора, два сдвигателя, первый блок памяти и реализующее ап-( горитм Волдера, введены четвертый регистр, четвертый сумматор, второй блок памяти, первый и второй ком- g мутаторы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, ил. (/)