Устройство для вычисления обратного гиперболического тангенса Советский патент 1989 года по МПК G06F7/548 

1

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислителей.

В изобретении приводится техническое решение задачи вычисления фзтнкции ArthK комплексного переменного z « X + jy, а именно Arthz 0.25

1п((1+х)+у)/((1-х)%уЪ t J0,5.arctg (2у/()).

Целью изобретения является раопи- рение класса решаемых задач за счет обеспечения вычисления обратного гиперболического тангенса комплесного переменного.

На чертеже представлена блок-схема устройства.

Устройство для вычисления обратного- гиперболического тангенса содер-2

жит шесть регистров 1-6, девять сум- маторов-вьгчитателей 7-15, с т шатор 1 6, два сдвигателя 17 и 18, два блока 19 и 20 памяти, вход 21 тактовых импульсов и вход 22 номера итерации.

Для. описания изобретения введены следующие обозначения: А и Вд - соответственно действительная (абсцисса вектора A+jB) и мнимая (ордината век. тора A+JB) части комплексного пере - м манного (l-z)-.(H-2) . П (1+Рк2 +

.п j- j-Ец- 2 ) на л-м таге алгоритма-; С. и БЛ - соответственно действительная ..(абсцисса вектора C+jD) и мнимая (ордината вектора C+jD) части компЛ-1

лексного переменного (l+z) - П (1+

V Jl Г(л+1)/2 для нечетных л:(15)

Г()/2 для нечетных л/2 для четных л;

Н/2 дли четных

Т|, и Нд - соответственно действитель-. , л 1,2,,..,2п(16)

ная (абсцисса вектора T+jH) и мни-Результаты

мая (ордината вектора T+jH) частил п.т

Л-1Aj j - и,у/)

комплексного переменного - 21 .,,., - 0;(18)

--и .« С2„, 1-XI(19)

ч In( 2 2 ) на л-м шаге алго- -у(20)

ритма; Р, е Г -1, + ), Е,е -1 , + l} , 0,25-1п((1 + x)V уЪ/

операторы направления изменения соот-/( (1 - х) + у);(21)

вественно действительной части (абс-Н2„+, 0,5.arctg (2у/( - х циссы вектора AfjB) и мнимой части- у) ,(22)

(ординаты вектора A+jB) комплексногоТ- и Kj, являются соответстЛ-1

/. п C1J.D о J.венно действительной и мнимой частяпеоеменного (l-z)-(l+z)- (i+r., z +,

liepcMcnn ji и V / ч / ч нj функции комплексного пвременного

2 ) на л-м шаге алгоритма; л-Arthz 0,25 In ((1 + х)+у) / ((1 - х) +

сквозной номер шага от начала вычис-+ У) + Л 0,5 arctg(2y/(l - )) ,

лений} к - номер выполняемой итерации;В исходном положении в первом ре Г(л+1)/2 для нечетных л;гистре 1 - нольjвыражение (6); во л/2 для четных л;втором регистре 2 - действительная п - количество .разрядов в дробной25 комплексной величины части числа, количество вьтолняемых(1+z), выражение (З); в третьем ре- итераций с двойными шагами; (п+3) -гистре 3 - мнимая часть +у комплекс- разрядность устройства, включая дваной величины (1+z), выражение (4); разряда в целой части числа и знако-в четвертом регистре А - действитель- ду ная- часть -2х комплексной величинь Область значения аргумента(l-z)-(H-z), выражение (1); в пятом 1/2регистре 5 - мнимая часть -2у комп- 0 Ivl i 1/2лесной величины (l-z)-(l+z), выраже- Область значения функцииние (2); в шестом регистре 6 - ноль, 0,251пГ 0,(1+х) +у)/выражение (5).

/((1-х) + у)Ъ О 25 In 9;Устройство работает циклически,

2 2На л-м шаге на вход 21 устройства по- 0 10,5 arctg (2у/(1-х-у )0,785, дается синхросигнал, а на вход 22 номер к выполняемой итерации. При

Устройство реализует следующий ал-этом двум синхросигналам соответствугоритм вычисления функции Arthz комп-ет одно значение номера вьтолняемой

лексного переменного .iy.итерации, т,е, используются двойные

Начальные условияшаги итерации в соответствии с выраj4, -2х; (О-жениями (15) и (16),

В -2у; (2)Под воздействием каждого синхроС, 1 +х; (3)сигнала реализуется один шаг алгоритDI у; (4)ма в соответствии с выражениями (7) Т, 0; (5)(14).

Н, 0, (6)Значение оператора Р снимается с

Итерациивыхода знакового разряда четвертого

Р, знак (Ад); (7) регистра 4, выражение (7). Сигнал Р,

Ед знак (Вл) (8)поступает на второй адресный вход

А А - Р,-С 2 +E. D. (9)первого блока 19 памяти для обеспечеЛ IАЛя .-

В В - P-D-2 -Е Сл-2; (10)ния выбора соответствуюшей константы

с1 C,P,Cv2-X 2t (11) 0,5.arctg(2-/() или 0,5«

Бд. БЛ + 2 +Е,- С/ 2; /1 2) (2 V (1 -2 ) , на второй, адресный

X Tft-0 25 1п(1+Р« ); (13)вход второго блока 20 памяти для

нГ, Н,- EVo,5-arctg(2 /(1+обеспечения выбора соотве ствутолдй

р.о-Ч .(14) константы - 0,25 1п (1 + 2 ).

-

5IA569526

или - о,25 In ( + ), на вхо- шестом сумматоре вычитателе 12 фор

Изобретение относится к области вычислительной техники. Целью изобретения является расширение класса решаемых задач за счет обеспечения вычисления обратного гиперболического. - тангенса комплексного переменного, В устройство, содержащее три регистра, три сумматора-вычитателя, два сдвигателя, первый блок памяти и реализующее алгоритм Волдера при вычислении обратного Г1п;ерболичвского тангенса действительного переменного, дополнительно введены четвертьш, пятый, шестой регистры, сумматоры-вычи- татели с четвертого по девятый, сумматор, второй блок памяти, 1 ил. )

мируется новое значение действительной части Ад4г комплексного перемен- g кого (А+JB), которое фиксируется в четвертом регистре 4, выражение (9),

Предьщущее значение мнимой части В, комплексного переменного (А+jB),

If К

его приращения Вд-2 , поступают 10 соответственно с пятого регистра 5, второго 18 и первого 17 сдвигателей в цепь, состоящую из девятого 15 и седьмого 13 сумматоров-вычитателей,в результате :-в седьмом сумматоре-вы- 15 читателе 13 формируется новое значение мнимой части Вд+, комплексного переменного (А+jB), которое фиксируется в пятом регистре 5, выражение (10).

В соответствии с номером к итера- 20 ции и значением оператора Рд с первого блока 19 памяти считывается константа 0,5arctg (2 V(U+PA 2), а с

ды задания режима соответственно четвертого 10, пятого 11, восьмого 14 и девятого 15 сумматоров-вычитателей для задания режимов работы (сложения или вычитания). Значение оператора Е. снимается с

Л

|выхода знакового разряда пятого регистра 5, выражение (8), Сигнал Е, поступает на входы задания режима первого 7, второго 8, третьего 9, шестого 1 2 и седьмого 13 сумматоров-вычитателей для задания режимов работы (сложения или вычитания),

В соответствии с номером к итерации в первом 17 и втором 18 сдвигате- лях вьшолняется сдвиг предьдущих значений соответственно действительной С и мнимой Вд частей комплексного переменного (С +jD) на к разрядов вправо, т.е. на выходах первого 17 и второго 18 сдвигателей формируются величины соответственно С, 2 и Dj,- 2 .

Предьщущее значение действительной части Сд комплексного переменного (С + JD) , его приращения С,- 2 , Од 2 поступают соответственно с второго регистра 2, первого 17 и второго 18

сдвигателей в пепь, состоящую из чет- памяти в первый сумматор-вычитатель7, вертого 10 и второго 8 сумматоров-вы- в результате в нем формируется новое читателей, в результате во втором сумматоре-вьгчитателе 8 формируется новое значение действительной части

25

второго блока 20 памяти считьшается константа -0,25 1п (1 + Р, ). Предыдущее значение мнимой части Нд комплексного переменного (T+jH) и его приращения 0,5 arctg ((1 + Рд 2) поступают соответственно с первого регистра 1 и первого блока 19

значение мнимой части Кд,, комплексного переменного (T+jK), которое Фиксируется в первом регистре 1, выражеC j комплексного переменного (C+jD) 35 ние (14),

значение мнимой части Кд,, комплексного переменного (T+jK), которое Фиксируется в первом регистре 1, выражекоторре фиксируется во втором регистре 2, выражение (11),

Предьщущее значение мнимой части БД комплексного переменного (C+iD), его приращения 2, 2 поступают соответственно с третьего регистра 3,второго 18 и первого 17 сдвигателей в цепь, состоящую из пятого .11 и третьего 9 сумматоров-вычитателей,

Предьщущее значение действительной части Тд комплексного переменного (Т+ JH) и его приращения -0,25 1п (1 + t Р;, ) поступают соответст- 0 венно с шестого регистра 6 и второго блока 20 памяти в сумматор 16, в результате в нем формируется новое значение действительной части Тд, комплексного переменного -(T+jH), которое

в результате в третьем тсумматоре-вы- 45 фиксируется в шестом регистре 6, вы- читателе 9 формируется новое значение мнимой части Вд4., комплексного переменного (С +jD), которое фиксируется в третьем регистре 3, выраже- иие (J2),

Предыдущее значение действительной части А. комплексного переменно If

го (А + JB), его приращения 2 ,

ражение (13),

Все итерационные шаги выполняются в устройстве аналогично рассмотрен- 5Q ному.

После вьшолнения п итераций с двойными шагами в регистрах зафиксированы следующие результаты: в первом регистре

1 4 ..2

н

7 Л4-1

0,

Од 2 поступают соответственно с чет- gg arctg(2-y/(l-x -у ),выражение (22);,

вертого регистра 4, первого 17 и второго 18 сдвигателей в цепь, состоя- м,ую из восьмого 14 и шестого 12 сум- наторов-вычитателей, в результате в

во втором регистре 2 - С, 1-х, выражение (19); в третьем регистре 3- Zn+i У вьфажение (20); в четвертом регистре 4 - Азп+, О, выражемируется новое значение действительной части Ад4г комплексного перемен- кого (А+JB), которое фиксируется в четвертом регистре 4, выражение (9),

Предьщущее значение мнимой части В, комплексного переменного (А+jB),

If К

его приращения Вд-2 , поступают соответственно с пятого регистра 5, второго 18 и первого 17 сдвигателей в цепь, состоящую из девятого 15 и седьмого 13 сумматоров-вычитателей,в результате :-в седьмом сумматоре-вы- читателе 13 формируется новое значение мнимой части Вд+, комплексного пе. ременного (А+jB), которое фиксируется в пятом регистре 5, выражение (10).

В соответствии с номером к итера- ции и значением оператора Рд с первого блока 19 памяти считывается константа 0,5arctg (2 V(U+PA 2), а с

памяти в первый сумматор-вычитатель7, в результате в нем формируется новое

второго блока 20 памяти считьшается константа -0,25 1п (1 + Р, ). Предыдущее значение мнимой части Нд комплексного переменного (T+jH) и его приращения 0,5 arctg ((1 + Рд 2) поступают соответственно с первого регистра 1 и первого блока 19

памяти в первый сумматор-вычитатель7, в результате в нем формируется новое

ние (14),

значение мнимой части Кд,, комплексного переменного (T+jK), которое Фиксируется в первом регистре 1, выражеПредьщущее значение действительной части Тд комплексного переменного (Т+ JH) и его приращения -0,25 1п (1 + t Р;, ) поступают соответст- венно с шестого регистра 6 и второго блока 20 памяти в сумматор 16, в результате в нем формируется новое значение действительной части Тд, комплексного переменного -(T+jH), которое

45 фиксируется в шестом регистре 6, вы-

ражение (13),

Все итерационные шаги выполняются в устройстве аналогично рассмотрен- 5Q ному.

После вьшолнения п итераций с двойными шагами в регистрах зафиксированы следующие результаты: в первом регистре

1 4 ..2

н

7 Л4-1

0,

arctg(2-y/(l-x -у ),выражение (22

arctg(2-y/(l-x -у ),выражение (22);,

во втором регистре 2 - С, 1-х, выражение (19); в третьем регистре 3- Zn+i У вьфажение (20); в четвертом регистре 4 - Азп+, О, выражение (17); в пятом регистре 5 - B,j, О, выражение (18); в шестом регистре 6 - Т,, 0,25 In (l+x) +y)V / (1-х)+у) (Выражение (21),

Формула изобретения

Устройство для Вычисления обратного гиперболического тангенса, содержащее три регистра, три,сумматора- вычитателя, два сдвигателя, первый блок памяти, причем выходы первого , регистра и первого блока памяти соединены с входами соответственно первого и второго слагаемых первого сум- матора-вычитателя, выходы первого, второго, третьего сумматоров-вычита- телей соединены с информационными входами соответственно первого, второго, третьего регистров, выходы второго и третьего регистров соединены с информационными входами соответст- венное; первого и второго сдвигателей выходы которых соединены с входами второго слагаемого соответственно третьего и второго сумматоров-вычита- телей, вход тактовых импульсов устройства соединен с входом разрешения чтения первого блока памяти и входами синхрониэапии первого, втйрого и третьего регистров, вход номера итерации устройства соединен с первым адресным входом первого блока памяти и входами управления сдвигом первого и второго сдвигателей, отличающееся тем, что, с целью расширения класса решаемых задач за счет обеспечения вычисления обратного гиперболического тангенса комплексного переменного, в него введены с четвертого по шестой регистры, с чет- вертйго по девятый сумматоры-вычита- тели, сумматор и второй блок памяти, причем выходы второго и третьего регистров соединены с входами первого слагаемого соответственно четвертого

0

5

0

25 и пятого сумматоров-вычитателей, выходы которых соединены с входами первого слагаемого соответственно второс го и третьего сумматоров-вычитателей, выходы первого и второго сдвигателей соединены с входами второго слагаемого соответственно четвертого и пятого сумматоров-вычитателей, выходы четвертого и пятого регистров соеди- . нены с входами первого слагаемого соответственно восьмого и девятого сумматоров-вычитателей, выходы которых соединены с входами первого слагаемого соответственно шестого и седьмого сумматоров-вычитателей, выходы которых соединены с информационными входами соответственно четвертого и пятого регистров, выходы шестого регистра и второго блока памяти соединены с входами соответственно первого и второго слагаемых сумматора, выход которого соединен с информаци- OHHbiM входом шестого регистра, вход тактовых импульсов устройства соединен с входом разрешения чтения второго блока памяти и входами синхронизации четвертого, пятого, шестого регистров, вход номера итерации устройства соединен с первым адресным входом второго блока памяти, выход первого сдвигателя соединен с входами второго слагаемого седьмого и восьмого сумматоров-вычитателей, вы35 ход второго сдвигатеяя соединен с входами второго слагаемого шестого и девятого сумматоров-вычитателей, вы- ,ход знакового разряда четвертого регистра соединен с вторыми адресными входами первого и второго блоков па- пяти и входами задания режима четвер- тогО| пятого, восьмого и девятого сумматоров-вычитателей, выход знакового разряда пятого регистра соединен с входами задания режима первого, второго, третьего, шестого и седьмого сумматоров-вычитателей..

30

40

45